cpld_qq2812.rpt

F2812实现电机控制源程序.rar

- = The logic cell or pin is not an input to the logic cell (or LAB).


Device-Specific Information:       d:\work\2812v20\cpld_qq2812\cpld_qq2812.rpt
cpld_qq2812

** LOGIC CELL INTERCONNECTIONS **

Logic Array Block 'F':

                                         Logic cells placed in LAB 'F'
        +------------------------------- LC96 LED3
        | +----------------------------- LC93 LED4
        | | +--------------------------- LC91 LED5
        | | | +------------------------- LC89 LED6
        | | | | +----------------------- LC88 LED7
        | | | | | +--------------------- LC85 OUT0
        | | | | | | +------------------- LC83 OUT1
        | | | | | | | +----------------- LC87 ~327~2
        | | | | | | | | +--------------- LC94 DSP_Data_reg4~1
        | | | | | | | | | +------------- LC82 LED_reg_temp7
        | | | | | | | | | | +----------- LC90 LED_reg_temp6
        | | | | | | | | | | | +--------- LC84 LED_reg_temp5
        | | | | | | | | | | | | +------- LC92 LED_reg_temp4
        | | | | | | | | | | | | | +----- LC95 LED_reg_temp3
        | | | | | | | | | | | | | | +--- LC86 LED_reg_temp1
        | | | | | | | | | | | | | | | +- LC81 LED_reg_temp0
        | | | | | | | | | | | | | | | | 
        | | | | | | | | | | | | | | | |   Other LABs fed by signals
        | | | | | | | | | | | | | | | |   that feed LAB 'F'
LC      | | | | | | | | | | | | | | | | | A B C D E F G H I J K L M N O P |     Logic cells that feed LAB 'F':
LC85 -> - - - - - * - - - - - - - - - - | - - - - - * - - - - - - - - - - | <-- OUT0
LC83 -> - - - - - - * - - - - - - - - - | - - - - - * - - - - - - - - - - | <-- OUT1
LC82 -> - - - - * - - - - * - - - - - - | - - - - - * - - - - - - - - - - | <-- LED_reg_temp7
LC90 -> - - - * - - - - - - * - - - - - | - - - - - * - - - - - - - - - - | <-- LED_reg_temp6
LC84 -> - - * - - - - - - - - * - - - - | - - - - - * - - - - - - - - - - | <-- LED_reg_temp5
LC92 -> - * - - - - - - - - - - * - - - | - - - - - * - - - - - - - - - - | <-- LED_reg_temp4
LC95 -> * - - - - - - - - - - - - * - - | - - - - - * - - - - - - - - - - | <-- LED_reg_temp3
LC86 -> - - - - - - - - - - - - - - * - | - * - - - * - - - - - - - - - - | <-- LED_reg_temp1
LC81 -> - - - - - - - - - - - - - - - * | * - - - - * - - - - - - - - - - | <-- LED_reg_temp0

Pin
65   -> - - - - - * * - * * * * * * * * | - - * * * * * * * * * * * * * * | <-- CS1
44   -> - - - - - * * * * * * * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add0
45   -> - - - - - * * * * * * * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add1
43   -> - - - - - * * * * * * * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add2
46   -> - - - - - * * * * * * * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add3
41   -> - - - - - * * * * * * * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add4
42   -> - - - - - * * * * * * * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add5
69   -> - - - - - * - - - - - - - - - * | - - * * - * - * * * - - - - - * | <-- DSP_Data0
68   -> - - - - - - * - - - - - - - * - | - - * - - * - - * - * - - - - - | <-- DSP_Data1
67   -> - - - - - - - - - - - - - * - - | - - * - * * * - - - - - - - - - | <-- DSP_Data3
60   -> - - - - - - - - - - - - * - - - | - - * - * * * - - - - - - - - - | <-- DSP_Data4
66   -> - - - - - - - - - - - * - - - - | - - * - * * * - - - - - - - - - | <-- DSP_Data5
61   -> - - - - - - - - - - * - - - - - | - - * - * * * - - - - - - - - - | <-- DSP_Data6
53   -> - - - - - - - - - * - - - - - - | - - * * * * - - - - - - - - - - | <-- DSP_Data7
106  -> - - - - - - - - * - - - - - - - | - - - - - * - - - - - - - - - - | <-- IN4
96   -> - - - - - - - - * - - - - - - - | - - - - - * - - - - - - - - - - | <-- IN12
6    -> * - - - - - - - - - - - - - - - | - - - - - * - - - - - - * - - - | <-- Key3
5    -> - * - - - - - - * - - - - - - - | - - - - - * - - - - - - - - - - | <-- Key4
2    -> - - * - - - - - - - - - - - - - | - - - - - * - - - - * - - - - - | <-- Key5
1    -> - - - * - - - - - - - - - - - - | - - - - - * - - - - * - - - - - | <-- Key6
143  -> - - - - * - - - - - - - - - - - | - - - - - * - - - - * - - - - - | <-- Key7
70   -> - - - - - * * - - * * * * * * * | - - * * * * * * * * * * - - - * | <-- WR
LC184-> - - - - - - - * * - - - - - - - | - - - - - * - - - - - - - - - - | <-- DSP_Data4
LC145-> - - - - - - - - * - - - - - - - | - - - - - * - - - * - - - - - - | <-- :212


* = The logic cell or pin is an input to the logic cell (or LAB) through the PIA.
- = The logic cell or pin is not an input to the logic cell (or LAB).


Device-Specific Information:       d:\work\2812v20\cpld_qq2812\cpld_qq2812.rpt
cpld_qq2812

** LOGIC CELL INTERCONNECTIONS **

Logic Array Block 'G':

                   Logic cells placed in LAB 'G'
        +--------- LC109 OUT2
        | +------- LC107 OUT3
        | | +----- LC105 OUT4
        | | | +--- LC104 OUT5
        | | | | +- LC99 OUT6
        | | | | | 
        | | | | |   Other LABs fed by signals
        | | | | |   that feed LAB 'G'
LC      | | | | | | A B C D E F G H I J K L M N O P |     Logic cells that feed LAB 'G':
LC109-> * - - - - | - - - - - - * - - - - - - - - - | <-- OUT2
LC107-> - * - - - | - - - - - - * - - - - - - - - - | <-- OUT3
LC105-> - - * - - | - - - - - - * - - - - - - - - - | <-- OUT4
LC104-> - - - * - | - - - - - - * - - - - - - - - - | <-- OUT5
LC99 -> - - - - * | - - - - - - * - - - - - - - - - | <-- OUT6

Pin
65   -> * * * * * | - - * * * * * * * * * * * * * * | <-- CS1
44   -> * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add0
45   -> * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add1
43   -> * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add2
46   -> * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add3
41   -> * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add4
42   -> * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add5
54   -> * - - - - | - - * - * - * - - - * - - - - - | <-- DSP_Data2
67   -> - * - - - | - - * - * * * - - - - - - - - - | <-- DSP_Data3
60   -> - - * - - | - - * - * * * - - - - - - - - - | <-- DSP_Data4
66   -> - - - * - | - - * - * * * - - - - - - - - - | <-- DSP_Data5
61   -> - - - - * | - - * - * * * - - - - - - - - - | <-- DSP_Data6
70   -> * * * * * | - - * * * * * * * * * * - - - * | <-- WR


* = The logic cell or pin is an input to the logic cell (or LAB) through the PIA.
- = The logic cell or pin is not an input to the logic cell (or LAB).


Device-Specific Information:       d:\work\2812v20\cpld_qq2812\cpld_qq2812.rpt
cpld_qq2812

** LOGIC CELL INTERCONNECTIONS **

Logic Array Block 'H':

                 Logic cells placed in LAB 'H'
        +------- LC123 BUZZER
        | +----- LC121 CANRX
        | | +--- LC115 DSP_Data2
        | | | +- LC117 DSP_Data7
        | | | | 
        | | | |   Other LABs fed by signals
        | | | |   that feed LAB 'H'
LC      | | | | | A B C D E F G H I J K L M N O P |     Logic cells that feed LAB 'H':
LC123-> * - - - | - - - - - - - * - - - - - - - - | <-- BUZZER
LC115-> - - * - | - - - - - - - * - * - - - - - - | <-- DSP_Data2
LC117-> - - - * | - - - - - - - * - - * - - - - - | <-- DSP_Data7

Pin
139  -> - * - - | - - - - - - - * - - - - - - - - | <-- CANRX_1
65   -> * - * * | - - * * * * * * * * * * * * * * | <-- CS1
44   -> * - * * | - - * * * * * * * * * * * * * * | <-- DSP_Add0
45   -> * - * * | - - * * * * * * * * * * * * * * | <-- DSP_Add1
43   -> * - * * | - - * * * * * * * * * * * * * * | <-- DSP_Add2
46   -> * - * * | - - * * * * * * * * * * * * * * | <-- DSP_Add3
41   -> * - * * | - - * * * * * * * * * * * * * * | <-- DSP_Add4
42   -> * - * * | - - * * * * * * * * * * * * * * | <-- DSP_Add5
69   -> * - - - | - - * * - * - * * * - - - - - * | <-- DSP_Data0
108  -> - - * - | - - - - - - - * - * - - - - - - | <-- IN2
101  -> - - - * | - - - - - - - * - - - - - - - - | <-- IN7
98   -> - - * - | - - - - - - - * - * - - - - - - | <-- IN10
63   -> - - * * | - - - - - - - * - - - * - - * * | <-- RD
70   -> * - - - | - - * * * * * * * * * * - - - * | <-- WR
LC172-> - - - * | - - - - - - - * - - - - - - - - | <-- DSP_Data_reg7~1
LC169-> - - - * | - - - - - - - * - - - - - - - - | <-- DSP_Data_reg7~2
LC151-> - - * - | - - - - - - - * - - - - - - - - | <-- DSP_Data_reg2~1
LC149-> - - * - | - - - - - - - * - - - - - - - - | <-- DSP_Data_reg2~2
LC146-> - - * - | - - - - - - - * - - - - - - - - | <-- DSP_Data_reg2~3


* = The logic cell or pin is an input to the logic cell (or LAB) through the PIA.
- = The logic cell or pin is not an input to the logic cell (or LAB).


Device-Specific Information:       d:\work\2812v20\cpld_qq2812\cpld_qq2812.rpt
cpld_qq2812

** LOGIC CELL INTERCONNECTIONS **

Logic Array Block 'I':

                 Logic cells placed in LAB 'I'
        +------- LC139 E
        | +----- LC141 LCD_Data0
        | | +--- LC144 LCD_Data1
        | | | +- LC137 RS
        | | | | 
        | | | |   Other LABs fed by signals
        | | | |   that feed LAB 'I'
LC      | | | | | A B C D E F G H I J K L M N O P |     Logic cells that feed LAB 'I':
LC139-> * - - - | - - - - - - - - * - - - - - - - | <-- E
LC141-> - * - - | - - - - - - - - * - - - - - - - | <-- LCD_Data0
LC144-> - - * - | - - - - - - - - * - - - - - - - | <-- LCD_Data1
LC137-> - - - * | - - - - - - - - * - - - - - - - | <-- RS

Pin
65   -> * * * * | - - * * * * * * * * * * * * * * | <-- CS1
44   -> * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add0
45   -> * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add1
43   -> * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add2
46   -> * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add3
41   -> * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add4
42   -> * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add5
69   -> * * - * | - - * * - * - * * * - - - - - * | <-- DSP_Data0
68   -> - - * - | - - * - - * - - * - * - - - - - | <-- DSP_Data1
70   -> * * * * | - - * * * * * * * * * * - - - * | <-- WR


* = The logic cell or pin is an input to the logic cell (or LAB) through the PIA.
- = The logic cell or pin is not an input to the logic cell (or LAB).


Device-Specific Information:       d:\work\2812v20\cpld_qq2812\cpld_qq2812.rpt
cpld_qq2812

** LOGIC CELL INTERCONNECTIONS **

Logic Array Block 'J':

                                   Logic cells placed in LAB 'J'
        +------------------------- LC147 ACICS
        | +----------------------- LC145 :212
        | | +--------------------- LC154 :213
        | | | +------------------- LC155 :214
        | | | | +----------------- LC152 :215
        | | | | | +--------------- LC150 :216
        | | | | | | +------------- LC160 ~327~1
        | | | | | | | +----------- LC151 DSP_Data_reg2~1
        | | | | | | | | +--------- LC149 DSP_Data_reg2~2
        | | | | | | | | | +------- LC146 DSP_Data_reg2~3
        | | | | | | | | | | +----- LC159 DSP_Data_reg1~1
        | | | | | | | | | | | +--- LC157 DSP_Data_reg1~3
        | | | | | | | | | | | | +- LC148 DSP_Data_reg1~4
        | | | | | | | | | | | | | 
        | | | | | | | | | | | | |   Other LABs fed by signals
        | | | | | | | | | | | | |   that feed LAB 'J'
LC      | | | | | | | | | | | | | | A B C D E F G H I J K L M N O P |     Logic cells that feed LAB 'J':
LC147-> * - - - - - - - - - - - - | - - - - - - - - - * - - - - - - | <-- ACICS
LC145-> - * - - - - - - - - - - - | - - - - - * - - - * - - - - - - | <-- :212
LC154-> - - * - - - - - - - - - - | - - - - - - - - - * - - * - - - | <-- :213
LC155-> - - - * - - - - - * - - - | - - - - - - - - - * - - - - - - | <-- :214
LC152-> - - - - * - - - - - - - - | - - - - - - - - - * - - - * - * | <-- :215
LC150-> - - - - - * - - - - - - - | - - - - - - - - - * - - - - * * | <-- :216

Pin
65   -> * - - - - - - * * * * * * | - - * * * * * * * * * * * * * * | <-- CS1
44   -> * - - - - - * * * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add0
45   -> * - - - - - * * * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add1
43   -> * - - - - - * * * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add2
46   -> * - - - - - * * * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add3
41   -> * - - - - - * * * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add4
42   -> * - - - - - * * * * * * * | - - * * * * * * * * * * * * * * | <-- DSP_Add5
69   -> * - - - - - - - - - - - - | - - * * - * - * * * - - - - - * | <-- DSP_Data0
113  -> - - - - - * - - - - - - - | - - - * - - - - - * - - - - - - | <-- EXINT0
116  -> - - - - * - - - - - - - - | - - - * - - - - - * - - - - - - | <-- EXINT1
117  -> - - - * - - - - - - - - - | - - - * - - - - - * - - - - - - | <-- EXINT2