lcd1602.tan.rpt

来自「LCD1602.rar」· RPT 代码 · 共 350 行 · 第 1/5 页

; N/A                                     ; 94.48 MHz ( period = 10.584 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[104] ; CLK        ; CLK      ; None                        ; None                      ; 9.875 ns                ;
; N/A                                     ; 94.48 MHz ( period = 10.584 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[96]  ; CLK        ; CLK      ; None                        ; None                      ; 9.875 ns                ;
; N/A                                     ; 94.48 MHz ( period = 10.584 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[88]  ; CLK        ; CLK      ; None                        ; None                      ; 9.875 ns                ;
; N/A                                     ; 94.48 MHz ( period = 10.584 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[80]  ; CLK        ; CLK      ; None                        ; None                      ; 9.875 ns                ;
; N/A                                     ; 94.48 MHz ( period = 10.584 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[84]  ; CLK        ; CLK      ; None                        ; None                      ; 9.875 ns                ;
; N/A                                     ; 94.48 MHz ( period = 10.584 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[72]  ; CLK        ; CLK      ; None                        ; None                      ; 9.875 ns                ;
; N/A                                     ; 94.48 MHz ( period = 10.584 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[67]  ; CLK        ; CLK      ; None                        ; None                      ; 9.875 ns                ;
; N/A                                     ; 94.48 MHz ( period = 10.584 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[68]  ; CLK        ; CLK      ; None                        ; None                      ; 9.875 ns                ;
; N/A                                     ; 94.48 MHz ( period = 10.584 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[62]  ; CLK        ; CLK      ; None                        ; None                      ; 9.875 ns                ;
; N/A                                     ; 94.48 MHz ( period = 10.584 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[60]  ; CLK        ; CLK      ; None                        ; None                      ; 9.875 ns                ;
; N/A                                     ; 94.64 MHz ( period = 10.566 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[117] ; CLK        ; CLK      ; None                        ; None                      ; 9.857 ns                ;
; N/A                                     ; 94.64 MHz ( period = 10.566 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[109] ; CLK        ; CLK      ; None                        ; None                      ; 9.857 ns                ;
; N/A                                     ; 94.64 MHz ( period = 10.566 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[101] ; CLK        ; CLK      ; None                        ; None                      ; 9.857 ns                ;
; N/A                                     ; 94.64 MHz ( period = 10.566 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[93]  ; CLK        ; CLK      ; None                        ; None                      ; 9.857 ns                ;
; N/A                                     ; 94.64 MHz ( period = 10.566 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[85]  ; CLK        ; CLK      ; None                        ; None                      ; 9.857 ns                ;
; N/A                                     ; 94.64 MHz ( period = 10.566 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[77]  ; CLK        ; CLK      ; None                        ; None                      ; 9.857 ns                ;
; N/A                                     ; 94.64 MHz ( period = 10.566 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[69]  ; CLK        ; CLK      ; None                        ; None                      ; 9.857 ns                ;
; N/A                                     ; 94.64 MHz ( period = 10.566 ns )                    ; LCD_CLK:circuit1|Count_Lcd[11] ; Disp_CodeFirst[61]  ; CLK        ; CLK      ; None                        ; None                      ; 9.857 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                ;                     ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------+
; tsu                                                               ;
+-------+--------------+------------+-------+------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To         ; To Clock ;
+-------+--------------+------------+-------+------------+----------+
; N/A   ; None         ; 4.095 ns   ; RESET ; DB[7]~reg0 ; CLK      ;
; N/A   ; None         ; 4.037 ns   ; RESET ; DB[6]~reg0 ; CLK      ;
; N/A   ; None         ; 3.381 ns   ; RESET ; DB[2]~reg0 ; CLK      ;
; N/A   ; None         ; 2.948 ns   ; RESET ; DB[0]~reg0 ; CLK      ;
; N/A   ; None         ; 2.948 ns   ; RESET ; DB[1]~reg0 ; CLK      ;
; N/A   ; None         ; 2.948 ns   ; RESET ; DB[3]~reg0 ; CLK      ;
; N/A   ; None         ; 2.948 ns   ; RESET ; DB[4]~reg0 ; CLK      ;
; N/A   ; None         ; 2.948 ns   ; RESET ; DB[5]~reg0 ; CLK      ;
; N/A   ; None         ; 2.948 ns   ; RESET ; RS~reg0    ; CLK      ;
; N/A   ; None         ; 2.307 ns   ; RESET ; E_En       ; CLK      ;
+-------+--------------+------------+-------+------------+----------+


+---------------------------------------------------------------------+
; tco                                                                 ;
+-------+--------------+------------+------------+-------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To    ; From Clock ;
+-------+--------------+------------+------------+-------+------------+
; N/A   ; None         ; 9.682 ns   ; E_buf      ; E     ; CLK        ;
; N/A   ; None         ; 9.292 ns   ; E_En       ; E     ; CLK        ;
; N/A   ; None         ; 8.567 ns   ; DB[5]~reg0 ; DB[5] ; CLK        ;
; N/A   ; None         ; 8.494 ns   ; DB[1]~reg0 ; DB[1] ; CLK        ;
; N/A   ; None         ; 8.481 ns   ; DB[0]~reg0 ; DB[0] ; CLK        ;
; N/A   ; None         ; 8.325 ns   ; DB[6]~reg0 ; DB[6] ; CLK        ;
; N/A   ; None         ; 8.155 ns   ; DB[2]~reg0 ; DB[2] ; CLK        ;
; N/A   ; None         ; 7.997 ns   ; DB[7]~reg0 ; DB[7] ; CLK        ;
; N/A   ; None         ; 7.989 ns   ; RS~reg0    ; RS    ; CLK        ;
; N/A   ; None         ; 7.965 ns   ; DB[4]~reg0 ; DB[4] ; CLK        ;
; N/A   ; None         ; 7.963 ns   ; DB[3]~reg0 ; DB[3] ; CLK        ;
+-------+--------------+------------+------------+-------+------------+


+-------------------------------------------------------------------------+
; th                                                                      ;
+---------------+-------------+-----------+-------+------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To         ; To Clock ;
+---------------+-------------+-----------+-------+------------+----------+
; N/A           ; None        ; -1.753 ns ; RESET ; E_En       ; CLK      ;
; N/A           ; None        ; -2.394 ns ; RESET ; DB[0]~reg0 ; CLK      ;
; N/A           ; None        ; -2.394 ns ; RESET ; DB[1]~reg0 ; CLK      ;
; N/A           ; None        ; -2.394 ns ; RESET ; DB[3]~reg0 ; CLK      ;
; N/A           ; None        ; -2.394 ns ; RESET ; DB[4]~reg0 ; CLK      ;
; N/A           ; None        ; -2.394 ns ; RESET