reset_block_wrapper_xst.prj

来自「基于FPGA的防火墙系统设计.rar」· PRJ 代码 · 共 6 行

VHDL proc_sys_reset_v1_00_a g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_sys_reset_v1_00_a/hdl/vhdl/upcnt_n.vhd
VHDL proc_sys_reset_v1_00_a g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_sys_reset_v1_00_a/hdl/vhdl/lpf.vhd
VHDL proc_sys_reset_v1_00_a g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_sys_reset_v1_00_a/hdl/vhdl/sequence.vhd
VHDL proc_sys_reset_v1_00_a g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_sys_reset_v1_00_a/hdl/vhdl/proc_sys_reset.vhd
vhdl work ../hdl/reset_block_wrapper.vhd