full_featured.pin

基于Nios II的汽车智能防盗导航系统核心作为嵌入式系统发展趋势

GND                          : J10       : gnd    :                   :         :           :                
VCCINT                       : J11       : power  :                   : 1.5V    :           :                
GND                          : J12       : gnd    :                   :         :           :                
RESERVED_INPUT               : J13       :        :                   :         : 3         :                
LCD[1]                       : J14       : bidir  : LVTTL             :         : 3         : Y              
LCD_RS                       : J15       : output : LVTTL             :         : 3         : Y              
RESERVED_INPUT               : J16       :        :                   :         : 3         :                
LCD[2]                       : J17       : bidir  : LVTTL             :         : 3         : Y              
LCD[3]                       : J18       : bidir  : LVTTL             :         : 3         : Y              
LCD_RW                       : J19       : output : LVTTL             :         : 3         : Y              
LCD_E                        : J20       : output : LVTTL             :         : 3         : Y              
nCONFIG                      : K1        :        :                   :         : 1         :                
~nCSO/nCSO~ / GND*           : K2        : output : LVTTL             :         : 1         : N              
DATA0                        : K3        : input  :                   :         : 1         :                
VCCA_PLL1                    : K4        : power  :                   : 1.5V    :           :                
PLD_CLOCKINPUT[1]            : K5        : input  : LVTTL             :         : 1         : Y              
GND+                         : K6        :        :                   :         : 1         :                
GNDA_PLL1                    : K7        : gnd    :                   :         :           :                
VCCIO1                       : K8        : power  :                   : 3.3V    : 1         :                
GND                          : K9        : gnd    :                   :         :           :                
VCCINT                       : K10       : power  :                   : 1.5V    :           :                
GND                          : K11       : gnd    :                   :         :           :                
VCCINT                       : K12       : power  :                   : 1.5V    :           :                
VCCIO3                       : K13       : power  :                   : 3.3V    : 3         :                
GND+                         : K14       :        :                   :         : 3         :                
LCD[4]                       : K15       : bidir  : LVTTL             :         : 3         : Y              
RXD[1]                       : K16       : input  : LVTTL             :         : 3         : Y              
VCCA_PLL2                    : K17       : power  :                   : 1.5V    :           :                
altera_reserved_tdi          : K18       : input  : LVTTL             :         : 3         : N              
RESERVED_INPUT               : K19       :        :                   :         : 3         :                
GNDA_PLL2                    : K20       : gnd    :                   :         :           :                
MSEL0                        : L1        :        :                   :         : 1         :                
nCEO                         : L2        :        :                   :         : 1         :                
DCLK                         : L3        : bidir  :                   :         : 1         :                
~ASDO/ASDO~ / GND*           : L4        : output : LVTTL             :         : 1         : N              
nCE                          : L5        :        :                   :         : 1         :                
MSEL1                        : L6        :        :                   :         : 1         :                
GNDG_PLL1                    : L7        : gnd    :                   :         :           :                
PLD_CLKOUT                   : L8        : output : LVTTL             :         : 1         : Y              
VCCINT                       : L9        : power  :                   : 1.5V    :           :                
GND                          : L10       : gnd    :                   :         :           :                
VCCINT                       : L11       : power  :                   : 1.5V    :           :                
GND                          : L12       : gnd    :                   :         :           :                
SDRAM_CLK                    : L13       : output : LVTTL             :         : 3         : Y              
PLD_CLKFB                    : L14       : input  : LVTTL             :         : 3         : Y              
GNDG_PLL2                    : L15       : gnd    :                   :         :           :                
altera_reserved_tms          : L16       : input  : LVTTL             :         : 3         : N              
nSTATUS                      : L17       :        :                   :         : 3         :                
CONF_DONE                    : L18       :        :                   :         : 3         :                
altera_reserved_tck          : L19       : input  : LVTTL             :         : 3         : N              
altera_reserved_tdo          : L20       : output : LVTTL             :         : 3         : N              
SDRAM_A[1]                   : M1        : output : LVTTL             :         : 1         : Y              
SDRAM_A[0]                   : M2        : output : LVTTL             :         : 1         : Y              
SDRAM_DQ[1]                  : M3        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_A[3]                   : M4        : output : LVTTL             :         : 1         : Y              
SDRAM_DQ[0]                  : M5        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_A[2]                   : M6        : output : LVTTL             :         : 1         : Y              
SDRAM_DQ[2]                  : M7        : bidir  : LVTTL             :         : 1         : Y              
RESERVED_INPUT               : M8        :        :                   :         : 1         :                
GND                          : M9        : gnd    :                   :         :           :                
VCCINT                       : M10       : power  :                   : 1.5V    :           :                
GND                          : M11       : gnd    :                   :         :           :                
VCCINT                       : M12       : power  :                   : 1.5V    :           :                
RESERVED_INPUT               : M13       :        :                   :         : 3         :                
TXD[1]                       : M14       : output : LVTTL             :         : 3         : Y              
RESERVED_INPUT               : M15       :        :                   :         : 3         :                
RESERVED_INPUT               : M16       :        :                   :         : 3         :                
TR_CLK                       : M17       : output : LVTTL             :         : 3         : Y              
RESERVED_INPUT               : M18       :        :                   :         : 3         :                
RESERVED_INPUT               : M19       :        :                   :         : 3         :                
DSR                          : M20       : output : LVTTL             :         : 3         : Y              
SDRAM_DQ[4]                  : N1        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[5]                  : N2        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[7]                  : N3        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[6]                  : N4        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[8]                  : N5        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[3]                  : N6        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[9]                  : N7        : bidir  : LVTTL             :         : 1         : Y              
VCCIO1                       : N8        : power  :                   : 3.3V    : 1         :                
VCCINT                       : N9        : power  :                   : 1.5V    :           :                
GND                          : N10       : gnd    :                   :         :           :                
VCCINT                       : N11       : power  :                   : 1.5V    :           :                
GND                          : N12       : gnd    :                   :         :           :                
VCCIO3                       : N13       : power  :                   : 3.3V    : 3         :                
TR_DATA[15]                  : N14       : output : LVTTL             :         : 3         : Y              
RESERVED_INPUT               : N15       :        :                   :         : 3         :                
RESERVED_INPUT               : N16       :        :                   :         : 3         :                
TR_DATA[17]                  : N17       : output : LVTTL             :         : 3         : Y              
TR_DATA[16]                  : N18       : output : LVTTL             :         : 3         : Y              
RESERVED_INPUT               : N19       :        :                   :         : 3         :                
RESERVED_INPUT               : N20       :        :                   :         : 3         :                
SDRAM_DQ[12]                 : P1        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[11]                 : P2        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[15]                 : P3        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[16]                 : P4        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[14]                 : P5        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[13]                 : P6        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[10]                 : P7        : bidir  : LVTTL             :         : 1         : Y              
GND                          : P8        : gnd    :                   :         :           :                
GND                          : P9        : gnd    :                   :         :           :                
GND                          : P10       : gnd    :                   :         :           :                
GND                          : P11       : gnd    :                   :         :           :                
GND                          : P12       : gnd    :                   :         :           :                
GND                          : P13       : gnd    :                   :         :           :                
TR_DATA[10]                  : P14       : output : LVTTL             :         : 3         : Y              
TR_DATA[12]                  : P15       : output : LVTTL             :         : 3         : Y              
RESERVED_INPUT               : P16       :        :                   :         : 3         :                
TR_TRIGOUT                   : P17       : output : LVTTL             :         : 3         : Y              
TR_DATA[11]                  : P18       : output : LVTTL             :         : 3         : Y              
TR_DATA[13]                  : P19       : output : LVTTL             :         : 3         : Y              
TR_DATA[14]                  : P20       : output : LVTTL             :         : 3         : Y              
SDRAM_DQ[17]                 : R1        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[18]                 : R2        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[21]                 : R3        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[22]                 : R4        : bidir  : LVTTL             :         : 1         : Y              
SDRAM_DQ[20]                 : R5        : bidir  : LVTTL             :         : 1         : Y