full_featured.pin

基于Nios II的汽车智能防盗导航系统核心作为嵌入式系统发展趋势

LEDG[2]                      : C14       : output : LVTTL             :         : 2         : Y              
RESERVED_INPUT               : C15       :        :                   :         : 2         :                
RESERVED_INPUT               : C16       :        :                   :         : 2         :                
RESERVED_INPUT               : C17       :        :                   :         : 2         :                
RESERVED_INPUT               : C18       :        :                   :         : 3         :                
RESERVED_INPUT               : C19       :        :                   :         : 3         :                
GND                          : C20       : gnd    :                   :         :           :                
FSE_A[9]                     : D1        : output : LVTTL             :         : 1         : Y              
FSE_A[7]                     : D2        : output : LVTTL             :         : 1         : Y              
RESERVED_INPUT               : D3        :        :                   :         : 1         :                
FSE_A[8]                     : D4        : output : LVTTL             :         : 1         : Y              
FSE_A[2]                     : D5        : output : LVTTL             :         : 2         : Y              
FSE_A[3]                     : D6        : output : LVTTL             :         : 2         : Y              
FSE_D[8]                     : D7        : bidir  : LVTTL             :         : 2         : Y              
FSE_D[14]                    : D8        : bidir  : LVTTL             :         : 2         : Y              
FSE_D[18]                    : D9        : bidir  : LVTTL             :         : 2         : Y              
FSE_D[26]                    : D10       : bidir  : LVTTL             :         : 2         : Y              
FSE_D[28]                    : D11       : bidir  : LVTTL             :         : 2         : Y              
FLASH_RW_N                   : D12       : output : LVTTL             :         : 2         : Y              
RESERVED_INPUT               : D13       :        :                   :         : 2         :                
LEDG[3]                      : D14       : output : LVTTL             :         : 2         : Y              
ENET_INTRQ[0]                : D15       : input  : LVTTL             :         : 2         : Y              
RESERVED_INPUT               : D16       :        :                   :         : 2         :                
RESERVED_INPUT               : D17       :        :                   :         : 3         :                
RESERVED_INPUT               : D18       :        :                   :         : 3         :                
RESERVED_INPUT               : D19       :        :                   :         : 3         :                
RESERVED_INPUT               : D20       :        :                   :         : 3         :                
VCCIO1                       : E1        : power  :                   : 3.3V    : 1         :                
FSE_A[14]                    : E2        : output : LVTTL             :         : 1         : Y              
FSE_A[13]                    : E3        : output : LVTTL             :         : 1         : Y              
FSE_A[10]                    : E4        : output : LVTTL             :         : 1         : Y              
FSE_A[11]                    : E5        : output : LVTTL             :         : 1         : Y              
FSE_D[1]                     : E6        : bidir  : LVTTL             :         : 2         : Y              
FSE_D[5]                     : E7        : bidir  : LVTTL             :         : 2         : Y              
FSE_D[11]                    : E8        : bidir  : LVTTL             :         : 2         : Y              
FSE_D[20]                    : E9        : bidir  : LVTTL             :         : 2         : Y              
FSE_D[21]                    : E10       : bidir  : LVTTL             :         : 2         : Y              
FSE_D[31]                    : E11       : bidir  : LVTTL             :         : 2         : Y              
LEDG[4]                      : E12       : output : LVTTL             :         : 2         : Y              
LEDG[1]                      : E13       : output : LVTTL             :         : 2         : Y              
LEDG[0]                      : E14       : output : LVTTL             :         : 2         : Y              
RESERVED_INPUT               : E15       :        :                   :         : 2         :                
RESERVED_INPUT               : E16       :        :                   :         : 2         :                
RESERVED_INPUT               : E17       :        :                   :         : 3         :                
RESERVED_INPUT               : E18       :        :                   :         : 3         :                
RESERVED_INPUT               : E19       :        :                   :         : 3         :                
VCCIO3                       : E20       : power  :                   : 3.3V    : 3         :                
FSE_A[18]                    : F1        : output : LVTTL             :         : 1         : Y              
FSE_A[17]                    : F2        : output : LVTTL             :         : 1         : Y              
FSE_A[12]                    : F3        : output : LVTTL             :         : 1         : Y              
FSE_A[15]                    : F4        : output : LVTTL             :         : 1         : Y              
FSE_A[16]                    : F5        : output : LVTTL             :         : 1         : Y              
FSE_A[19]                    : F6        : output : LVTTL             :         : 1         : Y              
FSE_D[4]                     : F7        : bidir  : LVTTL             :         : 2         : Y              
FSE_D[10]                    : F8        : bidir  : LVTTL             :         : 2         : Y              
VCCIO2                       : F9        : power  :                   : 3.3V    : 2         :                
FSE_D[24]                    : F10       : bidir  : LVTTL             :         : 2         : Y              
VCCIO2                       : F11       : power  :                   : 3.3V    : 2         :                
LEDG[5]                      : F12       : output : LVTTL             :         : 2         : Y              
VCCIO2                       : F13       : power  :                   : 3.3V    : 2         :                
RESERVED_INPUT               : F14       :        :                   :         : 2         :                
RESERVED_INPUT               : F15       :        :                   :         : 3         :                
RESERVED_INPUT               : F16       :        :                   :         : 3         :                
RESERVED_INPUT               : F17       :        :                   :         : 3         :                
RESERVED_INPUT               : F18       :        :                   :         : 3         :                
RESERVED_INPUT               : F19       :        :                   :         : 3         :                
RESERVED_INPUT               : F20       :        :                   :         : 3         :                
FSE_A[21]                    : G1        : output : LVTTL             :         : 1         : Y              
FSE_A[22]                    : G2        : output : LVTTL             :         : 1         : Y              
SDRAM_CAS_N                  : G3        : output : LVTTL             :         : 1         : Y              
SDRAM_WE_N                   : G4        : output : LVTTL             :         : 1         : Y              
FSE_A[20]                    : G5        : output : LVTTL             :         : 1         : Y              
SDRAM_CS_N                   : G6        : output : LVTTL             :         : 1         : Y              
SDRAM_CKE                    : G7        : output : LVTTL             :         : 1         : Y              
GND                          : G8        : gnd    :                   :         :           :                
GND                          : G9        : gnd    :                   :         :           :                
GND                          : G10       : gnd    :                   :         :           :                
GND                          : G11       : gnd    :                   :         :           :                
GND                          : G12       : gnd    :                   :         :           :                
GND                          : G13       : gnd    :                   :         :           :                
RESERVED_INPUT               : G14       :        :                   :         : 3         :                
RESERVED_INPUT               : G15       :        :                   :         : 3         :                
RESERVED_INPUT               : G16       :        :                   :         : 3         :                
RESERVED_INPUT               : G17       :        :                   :         : 3         :                
RESERVED_INPUT               : G18       :        :                   :         : 3         :                
RESERVED_INPUT               : G19       :        :                   :         : 3         :                
RESERVED_INPUT               : G20       :        :                   :         : 3         :                
SDRAM_BA[1]                  : H1        : output : LVTTL             :         : 1         : Y              
SDRAM_RAS_N                  : H2        : output : LVTTL             :         : 1         : Y              
SDRAM_DQM[3]                 : H3        : output : LVTTL             :         : 1         : Y              
SDRAM_DQM[2]                 : H4        : output : LVTTL             :         : 1         : Y              
SDRAM_A[11]                  : H5        : output : LVTTL             :         : 1         : Y              
SDRAM_A[10]                  : H6        : output : LVTTL             :         : 1         : Y              
SDRAM_BA[0]                  : H7        : output : LVTTL             :         : 1         : Y              
VCCIO1                       : H8        : power  :                   : 3.3V    : 1         :                
GND                          : H9        : gnd    :                   :         :           :                
VCCINT                       : H10       : power  :                   : 1.5V    :           :                
GND                          : H11       : gnd    :                   :         :           :                
VCCINT                       : H12       : power  :                   : 1.5V    :           :                
VCCIO3                       : H13       : power  :                   : 3.3V    : 3         :                
LCD[0]                       : H14       : bidir  : LVTTL             :         : 3         : Y              
RESERVED_INPUT               : H15       :        :                   :         : 3         :                
RESERVED_INPUT               : H16       :        :                   :         : 3         :                
RESERVED_INPUT               : H17       :        :                   :         : 3         :                
RESERVED_INPUT               : H18       :        :                   :         : 3         :                
RESERVED_INPUT               : H19       :        :                   :         : 3         :                
RESERVED_INPUT               : H20       :        :                   :         : 3         :                
SDRAM_DQM[1]                 : J1        : output : LVTTL             :         : 1         : Y              
SDRAM_DQM[0]                 : J2        : output : LVTTL             :         : 1         : Y              
SDRAM_A[9]                   : J3        : output : LVTTL             :         : 1         : Y              
SDRAM_A[8]                   : J4        : output : LVTTL             :         : 1         : Y              
SDRAM_A[7]                   : J5        : output : LVTTL             :         : 1         : Y              
SDRAM_A[6]                   : J6        : output : LVTTL             :         : 1         : Y              
SDRAM_A[5]                   : J7        : output : LVTTL             :         : 1         : Y              
SDRAM_A[4]                   : J8        : output : LVTTL             :         : 1         : Y              
VCCINT                       : J9        : power  :                   : 1.5V    :           :