adder.sim.rpt

本设计是用32位的并行全加器的,可以实现浮点运算!

; |ADDER|Add0~78 ; |ADDER|Add0~79COUT1  ; cout1            ;
; |ADDER|Add0~80 ; |ADDER|Add0~80       ; combout          ;
; |ADDER|Add0~80 ; |ADDER|Add0~81       ; cout0            ;
; |ADDER|Add0~80 ; |ADDER|Add0~81COUT1  ; cout1            ;
; |ADDER|Add0~82 ; |ADDER|Add0~82       ; combout          ;
; |ADDER|Add0~82 ; |ADDER|Add0~83       ; cout             ;
; |ADDER|Add0~84 ; |ADDER|Add0~84       ; combout          ;
; |ADDER|Add0~84 ; |ADDER|Add0~85       ; cout0            ;
; |ADDER|Add0~84 ; |ADDER|Add0~85COUT1  ; cout1            ;
; |ADDER|Add0~86 ; |ADDER|Add0~86       ; combout          ;
; |ADDER|Q[0]    ; |ADDER|Q[0]          ; padio            ;
; |ADDER|Q[1]    ; |ADDER|Q[1]          ; padio            ;
; |ADDER|Q[3]    ; |ADDER|Q[3]          ; padio            ;
; |ADDER|Q[5]    ; |ADDER|Q[5]          ; padio            ;
; |ADDER|Q[7]    ; |ADDER|Q[7]          ; padio            ;
; |ADDER|Q[9]    ; |ADDER|Q[9]          ; padio            ;
; |ADDER|Q[11]   ; |ADDER|Q[11]         ; padio            ;
; |ADDER|D2[0]   ; |ADDER|D2[0]~corein  ; combout          ;
; |ADDER|D1[0]   ; |ADDER|D1[0]~corein  ; combout          ;
; |ADDER|D2[1]   ; |ADDER|D2[1]~corein  ; combout          ;
; |ADDER|D1[1]   ; |ADDER|D1[1]~corein  ; combout          ;
; |ADDER|D2[2]   ; |ADDER|D2[2]~corein  ; combout          ;
; |ADDER|D1[2]   ; |ADDER|D1[2]~corein  ; combout          ;
; |ADDER|D2[3]   ; |ADDER|D2[3]~corein  ; combout          ;
; |ADDER|D1[3]   ; |ADDER|D1[3]~corein  ; combout          ;
; |ADDER|D2[4]   ; |ADDER|D2[4]~corein  ; combout          ;
; |ADDER|D1[4]   ; |ADDER|D1[4]~corein  ; combout          ;
; |ADDER|D2[5]   ; |ADDER|D2[5]~corein  ; combout          ;
; |ADDER|D1[5]   ; |ADDER|D1[5]~corein  ; combout          ;
; |ADDER|D2[6]   ; |ADDER|D2[6]~corein  ; combout          ;
; |ADDER|D1[6]   ; |ADDER|D1[6]~corein  ; combout          ;
; |ADDER|D2[7]   ; |ADDER|D2[7]~corein  ; combout          ;
; |ADDER|D1[7]   ; |ADDER|D1[7]~corein  ; combout          ;
; |ADDER|D2[8]   ; |ADDER|D2[8]~corein  ; combout          ;
; |ADDER|D1[8]   ; |ADDER|D1[8]~corein  ; combout          ;
; |ADDER|D2[9]   ; |ADDER|D2[9]~corein  ; combout          ;
; |ADDER|D1[9]   ; |ADDER|D1[9]~corein  ; combout          ;
; |ADDER|D2[10]  ; |ADDER|D2[10]~corein ; combout          ;
; |ADDER|D1[10]  ; |ADDER|D1[10]~corein ; combout          ;
; |ADDER|D2[11]  ; |ADDER|D2[11]~corein ; combout          ;
; |ADDER|D1[11]  ; |ADDER|D1[11]~corein ; combout          ;
+----------------+----------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------+
; Missing 0-Value Coverage                                 ;
+----------------+----------------------+------------------+
; Node Name      ; Output Port Name     ; Output Port Type ;
+----------------+----------------------+------------------+
; |ADDER|Add0~62 ; |ADDER|Add0~62       ; combout          ;
; |ADDER|Add0~62 ; |ADDER|Add0~63       ; cout             ;
; |ADDER|Add0~64 ; |ADDER|Add0~64       ; combout          ;
; |ADDER|Add0~64 ; |ADDER|Add0~65       ; cout0            ;
; |ADDER|Add0~64 ; |ADDER|Add0~65COUT1  ; cout1            ;
; |ADDER|Add0~66 ; |ADDER|Add0~66       ; combout          ;
; |ADDER|Add0~66 ; |ADDER|Add0~67       ; cout0            ;
; |ADDER|Add0~66 ; |ADDER|Add0~67COUT1  ; cout1            ;
; |ADDER|Add0~68 ; |ADDER|Add0~68       ; combout          ;
; |ADDER|Add0~68 ; |ADDER|Add0~69       ; cout0            ;
; |ADDER|Add0~68 ; |ADDER|Add0~69COUT1  ; cout1            ;
; |ADDER|Add0~70 ; |ADDER|Add0~70       ; combout          ;
; |ADDER|Add0~70 ; |ADDER|Add0~71       ; cout0            ;
; |ADDER|Add0~70 ; |ADDER|Add0~71COUT1  ; cout1            ;
; |ADDER|Add0~72 ; |ADDER|Add0~72       ; combout          ;
; |ADDER|Add0~72 ; |ADDER|Add0~73       ; cout             ;
; |ADDER|Add0~74 ; |ADDER|Add0~74       ; combout          ;
; |ADDER|Add0~74 ; |ADDER|Add0~75       ; cout0            ;
; |ADDER|Add0~74 ; |ADDER|Add0~75COUT1  ; cout1            ;
; |ADDER|Add0~76 ; |ADDER|Add0~76       ; combout          ;
; |ADDER|Add0~76 ; |ADDER|Add0~77       ; cout0            ;
; |ADDER|Add0~76 ; |ADDER|Add0~77COUT1  ; cout1            ;
; |ADDER|Add0~78 ; |ADDER|Add0~78       ; combout          ;
; |ADDER|Add0~78 ; |ADDER|Add0~79       ; cout0            ;
; |ADDER|Add0~78 ; |ADDER|Add0~79COUT1  ; cout1            ;
; |ADDER|Add0~80 ; |ADDER|Add0~80       ; combout          ;
; |ADDER|Add0~80 ; |ADDER|Add0~81       ; cout0            ;
; |ADDER|Add0~80 ; |ADDER|Add0~81COUT1  ; cout1            ;
; |ADDER|Add0~82 ; |ADDER|Add0~82       ; combout          ;
; |ADDER|Add0~82 ; |ADDER|Add0~83       ; cout             ;
; |ADDER|Add0~84 ; |ADDER|Add0~84       ; combout          ;
; |ADDER|Add0~84 ; |ADDER|Add0~85       ; cout0            ;
; |ADDER|Add0~84 ; |ADDER|Add0~85COUT1  ; cout1            ;
; |ADDER|Add0~86 ; |ADDER|Add0~86       ; combout          ;
; |ADDER|Q[2]    ; |ADDER|Q[2]          ; padio            ;
; |ADDER|Q[4]    ; |ADDER|Q[4]          ; padio            ;
; |ADDER|Q[6]    ; |ADDER|Q[6]          ; padio            ;
; |ADDER|Q[8]    ; |ADDER|Q[8]          ; padio            ;
; |ADDER|Q[10]   ; |ADDER|Q[10]         ; padio            ;
; |ADDER|Q[12]   ; |ADDER|Q[12]         ; padio            ;
; |ADDER|D2[0]   ; |ADDER|D2[0]~corein  ; combout          ;
; |ADDER|D1[0]   ; |ADDER|D1[0]~corein  ; combout          ;
; |ADDER|D2[1]   ; |ADDER|D2[1]~corein  ; combout          ;
; |ADDER|D1[1]   ; |ADDER|D1[1]~corein  ; combout          ;
; |ADDER|D2[2]   ; |ADDER|D2[2]~corein  ; combout          ;
; |ADDER|D1[2]   ; |ADDER|D1[2]~corein  ; combout          ;
; |ADDER|D2[3]   ; |ADDER|D2[3]~corein  ; combout          ;
; |ADDER|D1[3]   ; |ADDER|D1[3]~corein  ; combout          ;
; |ADDER|D2[4]   ; |ADDER|D2[4]~corein  ; combout          ;
; |ADDER|D1[4]   ; |ADDER|D1[4]~corein  ; combout          ;
; |ADDER|D2[5]   ; |ADDER|D2[5]~corein  ; combout          ;
; |ADDER|D1[5]   ; |ADDER|D1[5]~corein  ; combout          ;
; |ADDER|D2[6]   ; |ADDER|D2[6]~corein  ; combout          ;
; |ADDER|D1[6]   ; |ADDER|D1[6]~corein  ; combout          ;
; |ADDER|D2[7]   ; |ADDER|D2[7]~corein  ; combout          ;
; |ADDER|D1[7]   ; |ADDER|D1[7]~corein  ; combout          ;
; |ADDER|D2[8]   ; |ADDER|D2[8]~corein  ; combout          ;
; |ADDER|D1[8]   ; |ADDER|D1[8]~corein  ; combout          ;
; |ADDER|D2[9]   ; |ADDER|D2[9]~corein  ; combout          ;
; |ADDER|D1[9]   ; |ADDER|D1[9]~corein  ; combout          ;
; |ADDER|D2[10]  ; |ADDER|D2[10]~corein ; combout          ;
; |ADDER|D1[10]  ; |ADDER|D1[10]~corein ; combout          ;
; |ADDER|D2[11]  ; |ADDER|D2[11]~corein ; combout          ;
; |ADDER|D1[11]  ; |ADDER|D1[11]~corein ; combout          ;
+----------------+----------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 8.0 Build 215 05/29/2008 SJ Web Edition
    Info: Processing started: Wed May 27 10:35:36 2009
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off ADDER -c ADDER
Info: Using vector source file "F:/FPGA/ADDER/ADDER/ADDER.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is       1.39 %
Info: Number of transitions in simulation is 30
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 113 megabytes
    Info: Processing ended: Wed May 27 10:35:38 2009
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01