select.tdf

来自「veriloghdl 交通灯veriloghdl 交通灯veriloghdl 交」· TDF 代码 · 共 46 行

SUBDESIGN	SELECT
(
maincol[1..0]	:		INPUT;
subcol[1..0]	:		INPUT;
DATA[16..1]		:		INPUT;
DATAOUT0[16..1]	:		OUTPUT;
DATAOUT1[16..1]	:		OUTPUT;
)
BEGIN
IF maincol[1..0]==b"00" 
THEN dataout1[16..7]=data[16..7];
	 dataout0[16..7]=b"1111111111";
	 dataout1[6..4]=b"111";
	 dataout0[6..4]=data[6..4];
	 dataout1[3..1]=data[3..1];
	 dataout0[3..1]=b"111";


ELSIF maincol[1..0]==b"01" AND subcol[1..0]==b"10"
THEN dataout0[16..1]=data[16..1];
	 dataout1[16..7]=data[16..7];
	 dataout1[6..4]=b"111";
	 dataout1[3..1]=data[3..1];

ELSIF subcol[1..0]==b"00" 
THEN dataout0[16..7]=data[16..7];
	 dataout1[16..7]=b"1111111111";
	 dataout0[6..4]=b"111";
	 dataout1[6..4]=data[6..4];
	 dataout0[3..1]=data[3..1];
	 dataout1[3..1]=b"111";

ELSIF subcol[1..0]==b"01" AND maincol[1..0]==b"10"
THEN dataout0[16..1]=data[16..1];
	 dataout1[16..7]=b"1111111111";
	 dataout1[6..4]=data[6..4];
	 dataout1[3..1]=b"111";

ELSIF subcol[1..0]==b"01" AND maincol[1..0]==b"01"
THEN dataout0[16..1]=data[16..1];
	 dataout1[16..1]=data[16..1];

END IF;
END;