digselector.tdf

veriloghdl 交通灯veriloghdl 交通灯veriloghdl 交通灯veriloghdl 交通灯veriloghdl 交通灯veriloghdl 交通灯veriloghdl 交通灯

subdesign 		digselector
(
digselect	:	input;
clk[2..0]	:	input;
digin1[3..0]:	input;
digin2[3..0]:	input;
digin3[3..0]:	input;
digin4[3..0]:	input;
digin5[3..0]:	input;
digin6[3..0]:	input;
out[5..0]	:	output;
digout[3..0]:	output;
)
begin
defaults 
out[3..0]=gnd;
end defaults;
if digselect then
   	if clk[2..0]==b"000" then out[1]=vcc;out[2]=vcc;out[3]=vcc;out[4]=vcc;out[5]=vcc;digout[3..0]=digin1[3..0];
   	elsif clk[2..0]==b"001" then out[0]=vcc;out[2]=vcc;out[3]=vcc;out[4]=vcc;out[5]=vcc;digout[3..0]=digin2[3..0];
	elsif clk[2..0]==b"010" then out[0]=vcc;out[1]=vcc;out[3]=vcc;out[4]=vcc;out[5]=vcc;digout[3..0]=digin3[3..0];
	elsif clk[2..0]==b"011" then out[0]=vcc;out[1]=vcc;out[2]=vcc;out[4]=vcc;out[5]=vcc;digout[3..0]=digin4[3..0];
	elsif clk[2..0]==b"100" then out[0]=vcc;out[1]=vcc;out[2]=vcc;out[3]=vcc;out[5]=vcc;digout[3..0]=digin5[3..0];
	elsif clk[2..0]==b"101" then out[0]=vcc;out[1]=vcc;out[2]=vcc;out[3]=vcc;out[4]=vcc;digout[3..0]=digin6[3..0];
	end if;
elsif clk[0]==b"0" then out[0]=vcc;out[1]=vcc;out[2]=vcc;out[3]=vcc;out[5]=vcc;digout[3..0]=digin5[3..0];
elsif clk[0]==b"1" then out[0]=vcc;out[1]=vcc;out[2]=vcc;out[3]=vcc;out[4]=vcc;digout[3..0]=digin6[3..0];
end if;
end;