📄 mcf537x_gpio.h
字号:
/* * File: mcf537x_gpio.h * Purpose: Register and bit definitions */#ifndef __MCF537X_GPIO_H__#define __MCF537X_GPIO_H__/*********************************************************************** General Purpose I/O (GPIO)**********************************************************************//* Register read/write macros */#define MCF_GPIO_PODR_SSI (*(vuint8 *)(0xFC0A4002))#define MCF_GPIO_PODR_BUSCTL (*(vuint8 *)(0xFC0A4003))#define MCF_GPIO_PODR_BE (*(vuint8 *)(0xFC0A4004))#define MCF_GPIO_PODR_CS (*(vuint8 *)(0xFC0A4005))#define MCF_GPIO_PODR_PWM (*(vuint8 *)(0xFC0A4006))#define MCF_GPIO_PODR_FECI2C (*(vuint8 *)(0xFC0A4007))#define MCF_GPIO_PODR_UART (*(vuint8 *)(0xFC0A4009))#define MCF_GPIO_PODR_QSPI (*(vuint8 *)(0xFC0A400A))#define MCF_GPIO_PODR_TIMER (*(vuint8 *)(0xFC0A400B))#define MCF_GPIO_PODR_FECH (*(vuint8 *)(0xFC0A400E))#define MCF_GPIO_PODR_FECL (*(vuint8 *)(0xFC0A400F))#define MCF_GPIO_PDDR_SSI (*(vuint8 *)(0xFC0A4016))#define MCF_GPIO_PDDR_BUSCTL (*(vuint8 *)(0xFC0A4017))#define MCF_GPIO_PDDR_BE (*(vuint8 *)(0xFC0A4018))#define MCF_GPIO_PDDR_CS (*(vuint8 *)(0xFC0A4019))#define MCF_GPIO_PDDR_PWM (*(vuint8 *)(0xFC0A401A))#define MCF_GPIO_PDDR_FECI2C (*(vuint8 *)(0xFC0A401B))#define MCF_GPIO_PDDR_UART (*(vuint8 *)(0xFC0A401D))#define MCF_GPIO_PDDR_QSPI (*(vuint8 *)(0xFC0A401E))#define MCF_GPIO_PDDR_TIMER (*(vuint8 *)(0xFC0A401F))#define MCF_GPIO_PDDR_FECH (*(vuint8 *)(0xFC0A4022))#define MCF_GPIO_PDDR_FECL (*(vuint8 *)(0xFC0A4023))#define MCF_GPIO_PPDSDR_SSI (*(vuint8 *)(0xFC0A402A))#define MCF_GPIO_PPDSDR_BUSCTL (*(vuint8 *)(0xFC0A402B))#define MCF_GPIO_PPDSDR_BE (*(vuint8 *)(0xFC0A402C))#define MCF_GPIO_PPDSDR_CS (*(vuint8 *)(0xFC0A402D))#define MCF_GPIO_PPDSDR_PWM (*(vuint8 *)(0xFC0A402E))#define MCF_GPIO_PPDSDR_FECI2C (*(vuint8 *)(0xFC0A402F))#define MCF_GPIO_PPDSDR_UART (*(vuint8 *)(0xFC0A4031))#define MCF_GPIO_PPDSDR_QSPI (*(vuint8 *)(0xFC0A4032))#define MCF_GPIO_PPDSDR_TIMER (*(vuint8 *)(0xFC0A4033))#define MCF_GPIO_PPDSDR_FECH (*(vuint8 *)(0xFC0A4036))#define MCF_GPIO_PPDSDR_FECL (*(vuint8 *)(0xFC0A4037))#define MCF_GPIO_PCLRR_SSI (*(vuint8 *)(0xFC0A403E))#define MCF_GPIO_PCLRR_BUSCTL (*(vuint8 *)(0xFC0A403F))#define MCF_GPIO_PCLRR_BE (*(vuint8 *)(0xFC0A4040))#define MCF_GPIO_PCLRR_CS (*(vuint8 *)(0xFC0A4041))#define MCF_GPIO_PCLRR_PWM (*(vuint8 *)(0xFC0A4042))#define MCF_GPIO_PCLRR_FECI2C (*(vuint8 *)(0xFC0A4043))#define MCF_GPIO_PCLRR_UART (*(vuint8 *)(0xFC0A4045))#define MCF_GPIO_PCLRR_QSPI (*(vuint8 *)(0xFC0A4046))#define MCF_GPIO_PCLRR_TIMER (*(vuint8 *)(0xFC0A4047))#define MCF_GPIO_PCLRR_FECH (*(vuint8 *)(0xFC0A404A))#define MCF_GPIO_PCLRR_FECL (*(vuint8 *)(0xFC0A404B))#define MCF_GPIO_PAR_PWM (*(vuint8 *)(0xFC0A4051))#define MCF_GPIO_PAR_BUSCTL (*(vuint8 *)(0xFC0A4052))#define MCF_GPIO_PAR_FECI2C (*(vuint8 *)(0xFC0A4053))#define MCF_GPIO_PAR_BE (*(vuint8 *)(0xFC0A4054))#define MCF_GPIO_PAR_CS (*(vuint8 *)(0xFC0A4055))#define MCF_GPIO_PAR_SSI (*(vuint16*)(0xFC0A4056))#define MCF_GPIO_PAR_UART (*(vuint16*)(0xFC0A4058))#define MCF_GPIO_PAR_QSPI (*(vuint16*)(0xFC0A405A))#define MCF_GPIO_PAR_TIMER (*(vuint8 *)(0xFC0A405C))#define MCF_GPIO_PAR_FEC (*(vuint8 *)(0xFC0A405D))#define MCF_GPIO_PAR_IRQ (*(vuint16*)(0xFC0A4060))#define MCF_GPIO_MSCR_FLEXBUS (*(vuint8 *)(0xFC0A4064))#define MCF_GPIO_MSCR_SDRAM (*(vuint8 *)(0xFC0A4065))#define MCF_GPIO_DSCR_I2C (*(vuint8 *)(0xFC0A4068))#define MCF_GPIO_DSCR_PWM (*(vuint8 *)(0xFC0A4069))#define MCF_GPIO_DSCR_UART (*(vuint8 *)(0xFC0A406B))#define MCF_GPIO_DSCR_QSPI (*(vuint8 *)(0xFC0A406C))#define MCF_GPIO_DSCR_TIMER (*(vuint8 *)(0xFC0A406D))#define MCF_GPIO_DSCR_SSI (*(vuint8 *)(0xFC0A406E))#define MCF_GPIO_DSCR_FEC (*(vuint8 *)(0xFC0A406F))#define MCF_GPIO_DSCR_DEBUG (*(vuint8 *)(0xFC0A4070))#define MCF_GPIO_DSCR_CLKRST (*(vuint8 *)(0xFC0A4071))#define MCF_GPIO_DSCR_IRQ (*(vuint8 *)(0xFC0A4072))/* Bit definitions and macros for MCF_GPIO_PODR_SSI */#define MCF_GPIO_PODR_SSI_PODR_SSI0 (0x01)#define MCF_GPIO_PODR_SSI_PODR_SSI1 (0x02)#define MCF_GPIO_PODR_SSI_PODR_SSI2 (0x04)#define MCF_GPIO_PODR_SSI_PODR_SSI3 (0x08)#define MCF_GPIO_PODR_SSI_PODR_SSI4 (0x10)/* Bit definitions and macros for MCF_GPIO_PODR_BUSCTL */#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL0 (0x01)#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL1 (0x02)#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL2 (0x04)#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL3 (0x08)/* Bit definitions and macros for MCF_GPIO_PODR_BE */#define MCF_GPIO_PODR_BE_PODR_BE0 (0x01)#define MCF_GPIO_PODR_BE_PODR_BE1 (0x02)#define MCF_GPIO_PODR_BE_PODR_BE2 (0x04)#define MCF_GPIO_PODR_BE_PODR_BE3 (0x08)/* Bit definitions and macros for MCF_GPIO_PODR_CS */#define MCF_GPIO_PODR_CS_PODR_CS1 (0x02)#define MCF_GPIO_PODR_CS_PODR_CS2 (0x04)#define MCF_GPIO_PODR_CS_PODR_CS3 (0x08)#define MCF_GPIO_PODR_CS_PODR_CS4 (0x10)#define MCF_GPIO_PODR_CS_PODR_CS5 (0x20)/* Bit definitions and macros for MCF_GPIO_PODR_PWM */#define MCF_GPIO_PODR_PWM_PODR_PWM2 (0x04)#define MCF_GPIO_PODR_PWM_PODR_PWM3 (0x08)#define MCF_GPIO_PODR_PWM_PODR_PWM4 (0x10)#define MCF_GPIO_PODR_PWM_PODR_PWM5 (0x20)/* Bit definitions and macros for MCF_GPIO_PODR_FECI2C */#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C0 (0x01)#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C1 (0x02)#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C2 (0x04)#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C3 (0x08)/* Bit definitions and macros for MCF_GPIO_PODR_UART */#define MCF_GPIO_PODR_UART_PODR_UART0 (0x01)#define MCF_GPIO_PODR_UART_PODR_UART1 (0x02)#define MCF_GPIO_PODR_UART_PODR_UART2 (0x04)#define MCF_GPIO_PODR_UART_PODR_UART3 (0x08)#define MCF_GPIO_PODR_UART_PODR_UART4 (0x10)#define MCF_GPIO_PODR_UART_PODR_UART5 (0x20)#define MCF_GPIO_PODR_UART_PODR_UART6 (0x40)#define MCF_GPIO_PODR_UART_PODR_UART7 (0x80)/* Bit definitions and macros for MCF_GPIO_PODR_QSPI */#define MCF_GPIO_PODR_QSPI_PODR_QSPI0 (0x01)#define MCF_GPIO_PODR_QSPI_PODR_QSPI1 (0x02)#define MCF_GPIO_PODR_QSPI_PODR_QSPI2 (0x04)#define MCF_GPIO_PODR_QSPI_PODR_QSPI3 (0x08)#define MCF_GPIO_PODR_QSPI_PODR_QSPI4 (0x10)#define MCF_GPIO_PODR_QSPI_PODR_QSPI5 (0x20)/* Bit definitions and macros for MCF_GPIO_PODR_TIMER */#define MCF_GPIO_PODR_TIMER_PODR_TIMER0 (0x01)#define MCF_GPIO_PODR_TIMER_PODR_TIMER1 (0x02)#define MCF_GPIO_PODR_TIMER_PODR_TIMER2 (0x04)#define MCF_GPIO_PODR_TIMER_PODR_TIMER3 (0x08)/* Bit definitions and macros for MCF_GPIO_PODR_FECH */#define MCF_GPIO_PODR_FECH_PODR_FECH0 (0x01)#define MCF_GPIO_PODR_FECH_PODR_FECH1 (0x02)#define MCF_GPIO_PODR_FECH_PODR_FECH2 (0x04)#define MCF_GPIO_PODR_FECH_PODR_FECH3 (0x08)#define MCF_GPIO_PODR_FECH_PODR_FECH4 (0x10)#define MCF_GPIO_PODR_FECH_PODR_FECH5 (0x20)#define MCF_GPIO_PODR_FECH_PODR_FECH6 (0x40)#define MCF_GPIO_PODR_FECH_PODR_FECH7 (0x80)/* Bit definitions and macros for MCF_GPIO_PODR_FECL */#define MCF_GPIO_PODR_FECL_PODR_FECL0 (0x01)#define MCF_GPIO_PODR_FECL_PODR_FECL1 (0x02)#define MCF_GPIO_PODR_FECL_PODR_FECL2 (0x04)#define MCF_GPIO_PODR_FECL_PODR_FECL3 (0x08)#define MCF_GPIO_PODR_FECL_PODR_FECL4 (0x10)#define MCF_GPIO_PODR_FECL_PODR_FECL5 (0x20)#define MCF_GPIO_PODR_FECL_PODR_FECL6 (0x40)#define MCF_GPIO_PODR_FECL_PODR_FECL7 (0x80)/* Bit definitions and macros for MCF_GPIO_PDDR_SSI */#define MCF_GPIO_PDDR_SSI_PDDR_SSI0 (0x01)#define MCF_GPIO_PDDR_SSI_PDDR_SSI1 (0x02)#define MCF_GPIO_PDDR_SSI_PDDR_SSI2 (0x04)#define MCF_GPIO_PDDR_SSI_PDDR_SSI3 (0x08)#define MCF_GPIO_PDDR_SSI_PDDR_SSI4 (0x10)/* Bit definitions and macros for MCF_GPIO_PDDR_BUSCTL */#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL0 (0x01)#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL1 (0x02)#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL2 (0x04)#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL3 (0x08)/* Bit definitions and macros for MCF_GPIO_PDDR_BE */#define MCF_GPIO_PDDR_BE_PDDR_BE0 (0x01)#define MCF_GPIO_PDDR_BE_PDDR_BE1 (0x02)#define MCF_GPIO_PDDR_BE_PDDR_BE2 (0x04)#define MCF_GPIO_PDDR_BE_PDDR_BE3 (0x08)/* Bit definitions and macros for MCF_GPIO_PDDR_CS */#define MCF_GPIO_PDDR_CS_PDDR_CS1 (0x02)#define MCF_GPIO_PDDR_CS_PDDR_CS2 (0x04)#define MCF_GPIO_PDDR_CS_PDDR_CS3 (0x08)#define MCF_GPIO_PDDR_CS_PDDR_CS4 (0x10)#define MCF_GPIO_PDDR_CS_PDDR_CS5 (0x20)/* Bit definitions and macros for MCF_GPIO_PDDR_PWM */#define MCF_GPIO_PDDR_PWM_PDDR_PWM2 (0x04)#define MCF_GPIO_PDDR_PWM_PDDR_PWM3 (0x08)#define MCF_GPIO_PDDR_PWM_PDDR_PWM4 (0x10)#define MCF_GPIO_PDDR_PWM_PDDR_PWM5 (0x20)/* Bit definitions and macros for MCF_GPIO_PDDR_FECI2C */#define MCF_GPIO_PDDR_FECI2C_PDDR_FECI2C0 (0x01)#define MCF_GPIO_PDDR_FECI2C_PDDR_FECI2C1 (0x02)#define MCF_GPIO_PDDR_FECI2C_PDDR_FECI2C2 (0x04)#define MCF_GPIO_PDDR_FECI2C_PDDR_FECI2C3 (0x08)/* Bit definitions and macros for MCF_GPIO_PDDR_UART */#define MCF_GPIO_PDDR_UART_PDDR_UART0 (0x01)#define MCF_GPIO_PDDR_UART_PDDR_UART1 (0x02)#define MCF_GPIO_PDDR_UART_PDDR_UART2 (0x04)#define MCF_GPIO_PDDR_UART_PDDR_UART3 (0x08)#define MCF_GPIO_PDDR_UART_PDDR_UART4 (0x10)#define MCF_GPIO_PDDR_UART_PDDR_UART5 (0x20)#define MCF_GPIO_PDDR_UART_PDDR_UART6 (0x40)#define MCF_GPIO_PDDR_UART_PDDR_UART7 (0x80)/* Bit definitions and macros for MCF_GPIO_PDDR_QSPI */#define MCF_GPIO_PDDR_QSPI_PDDR_QSPI0 (0x01)#define MCF_GPIO_PDDR_QSPI_PDDR_QSPI1 (0x02)#define MCF_GPIO_PDDR_QSPI_PDDR_QSPI2 (0x04)#define MCF_GPIO_PDDR_QSPI_PDDR_QSPI3 (0x08)#define MCF_GPIO_PDDR_QSPI_PDDR_QSPI4 (0x10)#define MCF_GPIO_PDDR_QSPI_PDDR_QSPI5 (0x20)/* Bit definitions and macros for MCF_GPIO_PDDR_TIMER */#define MCF_GPIO_PDDR_TIMER_PDDR_TIMER0 (0x01)#define MCF_GPIO_PDDR_TIMER_PDDR_TIMER1 (0x02)#define MCF_GPIO_PDDR_TIMER_PDDR_TIMER2 (0x04)#define MCF_GPIO_PDDR_TIMER_PDDR_TIMER3 (0x08)/* Bit definitions and macros for MCF_GPIO_PDDR_FECH */#define MCF_GPIO_PDDR_FECH_PDDR_FECH0 (0x01)#define MCF_GPIO_PDDR_FECH_PDDR_FECH1 (0x02)#define MCF_GPIO_PDDR_FECH_PDDR_FECH2 (0x04)#define MCF_GPIO_PDDR_FECH_PDDR_FECH3 (0x08)#define MCF_GPIO_PDDR_FECH_PDDR_FECH4 (0x10)#define MCF_GPIO_PDDR_FECH_PDDR_FECH5 (0x20)#define MCF_GPIO_PDDR_FECH_PDDR_FECH6 (0x40)#define MCF_GPIO_PDDR_FECH_PDDR_FECH7 (0x80)/* Bit definitions and macros for MCF_GPIO_PDDR_FECL */#define MCF_GPIO_PDDR_FECL_PDDR_FECL0 (0x01)#define MCF_GPIO_PDDR_FECL_PDDR_FECL1 (0x02)#define MCF_GPIO_PDDR_FECL_PDDR_FECL2 (0x04)#define MCF_GPIO_PDDR_FECL_PDDR_FECL3 (0x08)#define MCF_GPIO_PDDR_FECL_PDDR_FECL4 (0x10)#define MCF_GPIO_PDDR_FECL_PDDR_FECL5 (0x20)#define MCF_GPIO_PDDR_FECL_PDDR_FECL6 (0x40)#define MCF_GPIO_PDDR_FECL_PDDR_FECL7 (0x80)/* Bit definitions and macros for MCF_GPIO_PPDSDR_SSI */#define MCF_GPIO_PPDSDR_SSI_PPDSDR_SSI0 (0x01)#define MCF_GPIO_PPDSDR_SSI_PPDSDR_SSI1 (0x02)#define MCF_GPIO_PPDSDR_SSI_PPDSDR_SSI2 (0x04)#define MCF_GPIO_PPDSDR_SSI_PPDSDR_SSI3 (0x08)#define MCF_GPIO_PPDSDR_SSI_PPDSDR_SSI4 (0x10)/* Bit definitions and macros for MCF_GPIO_PPDSDR_BUSCTL */#define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL0 (0x01)#define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL1 (0x02)#define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL2 (0x04)#define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL3 (0x08)/* Bit definitions and macros for MCF_GPIO_PPDSDR_BE */#define MCF_GPIO_PPDSDR_BE_PPDSDR_BE0 (0x01)#define MCF_GPIO_PPDSDR_BE_PPDSDR_BE1 (0x02)#define MCF_GPIO_PPDSDR_BE_PPDSDR_BE2 (0x04)#define MCF_GPIO_PPDSDR_BE_PPDSDR_BE3 (0x08)/* Bit definitions and macros for MCF_GPIO_PPDSDR_CS */#define MCF_GPIO_PPDSDR_CS_PPDSDR_CS1 (0x02)#define MCF_GPIO_PPDSDR_CS_PPDSDR_CS2 (0x04)#define MCF_GPIO_PPDSDR_CS_PPDSDR_CS3 (0x08)#define MCF_GPIO_PPDSDR_CS_PPDSDR_CS4 (0x10)#define MCF_GPIO_PPDSDR_CS_PPDSDR_CS5 (0x20)/* Bit definitions and macros for MCF_GPIO_PPDSDR_PWM */#define MCF_GPIO_PPDSDR_PWM_PPDSDR_PWM2 (0x04)#define MCF_GPIO_PPDSDR_PWM_PPDSDR_PWM3 (0x08)#define MCF_GPIO_PPDSDR_PWM_PPDSDR_PWM4 (0x10)#define MCF_GPIO_PPDSDR_PWM_PPDSDR_PWM5 (0x20)/* Bit definitions and macros for MCF_GPIO_PPDSDR_FECI2C */#define MCF_GPIO_PPDSDR_FECI2C_PPDSDR_FECI2C0 (0x01)#define MCF_GPIO_PPDSDR_FECI2C_PPDSDR_FECI2C1 (0x02)#define MCF_GPIO_PPDSDR_FECI2C_PPDSDR_FECI2C2 (0x04)#define MCF_GPIO_PPDSDR_FECI2C_PPDSDR_FECI2C3 (0x08)/* Bit definitions and macros for MCF_GPIO_PPDSDR_UART */#define MCF_GPIO_PPDSDR_UART_PPDSDR_UART0 (0x01)#define MCF_GPIO_PPDSDR_UART_PPDSDR_UART1 (0x02)#define MCF_GPIO_PPDSDR_UART_PPDSDR_UART2 (0x04)#define MCF_GPIO_PPDSDR_UART_PPDSDR_UART3 (0x08)#define MCF_GPIO_PPDSDR_UART_PPDSDR_UART4 (0x10)#define MCF_GPIO_PPDSDR_UART_PPDSDR_UART5 (0x20)#define MCF_GPIO_PPDSDR_UART_PPDSDR_UART6 (0x40)#define MCF_GPIO_PPDSDR_UART_PPDSDR_UART7 (0x80)/* Bit definitions and macros for MCF_GPIO_PPDSDR_QSPI */⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -