📄 fir17.sim.rpt
字号:
; |fir17|data[9][4] ; |fir17|data[9][4] ; regout ;
; |fir17|data[8][5] ; |fir17|data[8][5] ; regout ;
; |fir17|data[9][5] ; |fir17|data[9][5] ; regout ;
; |fir17|data[8][6] ; |fir17|data[8][6] ; regout ;
; |fir17|data[9][6] ; |fir17|data[9][6] ; regout ;
; |fir17|data[8][7] ; |fir17|data[8][7] ; regout ;
; |fir17|data[9][7] ; |fir17|data[9][7] ; regout ;
; |fir17|data[8][8] ; |fir17|data[8][8] ; regout ;
; |fir17|data[9][8] ; |fir17|data[9][8] ; regout ;
; |fir17|data[8][9] ; |fir17|data[8][9] ; regout ;
; |fir17|data[9][9] ; |fir17|data[9][9] ; regout ;
; |fir17|data[8][10] ; |fir17|data[8][10] ; regout ;
; |fir17|data[9][10] ; |fir17|data[9][10] ; regout ;
; |fir17|d_out0[0] ; |fir17|d_out0[0] ; padio ;
; |fir17|d_out0[1] ; |fir17|d_out0[1] ; padio ;
; |fir17|d_out0[2] ; |fir17|d_out0[2] ; padio ;
; |fir17|d_out0[3] ; |fir17|d_out0[3] ; padio ;
; |fir17|d_out0[4] ; |fir17|d_out0[4] ; padio ;
; |fir17|d_out0[5] ; |fir17|d_out0[5] ; padio ;
; |fir17|d_out0[6] ; |fir17|d_out0[6] ; padio ;
; |fir17|d_out0[7] ; |fir17|d_out0[7] ; padio ;
; |fir17|d_out0[8] ; |fir17|d_out0[8] ; padio ;
; |fir17|d_out0[9] ; |fir17|d_out0[9] ; padio ;
; |fir17|d_out0[10] ; |fir17|d_out0[10] ; padio ;
; |fir17|d_out0[11] ; |fir17|d_out0[11] ; padio ;
; |fir17|d_out1[0] ; |fir17|d_out1[0] ; padio ;
; |fir17|d_out1[1] ; |fir17|d_out1[1] ; padio ;
; |fir17|d_out1[2] ; |fir17|d_out1[2] ; padio ;
; |fir17|d_out1[3] ; |fir17|d_out1[3] ; padio ;
; |fir17|d_out1[4] ; |fir17|d_out1[4] ; padio ;
; |fir17|d_out1[5] ; |fir17|d_out1[5] ; padio ;
; |fir17|d_out1[6] ; |fir17|d_out1[6] ; padio ;
; |fir17|d_out1[7] ; |fir17|d_out1[7] ; padio ;
; |fir17|d_out1[8] ; |fir17|d_out1[8] ; padio ;
; |fir17|d_out1[9] ; |fir17|d_out1[9] ; padio ;
; |fir17|d_out1[10] ; |fir17|d_out1[10] ; padio ;
; |fir17|d_out1[11] ; |fir17|d_out1[11] ; padio ;
; |fir17|d_out2[0] ; |fir17|d_out2[0] ; padio ;
; |fir17|d_out2[1] ; |fir17|d_out2[1] ; padio ;
; |fir17|d_out2[2] ; |fir17|d_out2[2] ; padio ;
; |fir17|d_out2[3] ; |fir17|d_out2[3] ; padio ;
; |fir17|d_out2[4] ; |fir17|d_out2[4] ; padio ;
; |fir17|d_out2[5] ; |fir17|d_out2[5] ; padio ;
; |fir17|d_out2[6] ; |fir17|d_out2[6] ; padio ;
; |fir17|d_out2[7] ; |fir17|d_out2[7] ; padio ;
; |fir17|d_out2[8] ; |fir17|d_out2[8] ; padio ;
; |fir17|d_out2[9] ; |fir17|d_out2[9] ; padio ;
; |fir17|d_out2[10] ; |fir17|d_out2[10] ; padio ;
; |fir17|d_out2[11] ; |fir17|d_out2[11] ; padio ;
; |fir17|d_out3[0] ; |fir17|d_out3[0] ; padio ;
; |fir17|d_out3[1] ; |fir17|d_out3[1] ; padio ;
; |fir17|d_out3[2] ; |fir17|d_out3[2] ; padio ;
; |fir17|d_out3[3] ; |fir17|d_out3[3] ; padio ;
; |fir17|d_out3[4] ; |fir17|d_out3[4] ; padio ;
; |fir17|d_out3[5] ; |fir17|d_out3[5] ; padio ;
; |fir17|d_out3[6] ; |fir17|d_out3[6] ; padio ;
; |fir17|d_out3[7] ; |fir17|d_out3[7] ; padio ;
; |fir17|d_out3[8] ; |fir17|d_out3[8] ; padio ;
; |fir17|d_out3[9] ; |fir17|d_out3[9] ; padio ;
; |fir17|d_out3[10] ; |fir17|d_out3[10] ; padio ;
; |fir17|d_out3[11] ; |fir17|d_out3[11] ; padio ;
; |fir17|d_out4[0] ; |fir17|d_out4[0] ; padio ;
; |fir17|d_out4[1] ; |fir17|d_out4[1] ; padio ;
; |fir17|d_out4[2] ; |fir17|d_out4[2] ; padio ;
; |fir17|d_out4[3] ; |fir17|d_out4[3] ; padio ;
; |fir17|d_out4[4] ; |fir17|d_out4[4] ; padio ;
; |fir17|d_out4[5] ; |fir17|d_out4[5] ; padio ;
; |fir17|d_out4[6] ; |fir17|d_out4[6] ; padio ;
; |fir17|d_out4[7] ; |fir17|d_out4[7] ; padio ;
; |fir17|d_out4[8] ; |fir17|d_out4[8] ; padio ;
; |fir17|d_out4[9] ; |fir17|d_out4[9] ; padio ;
; |fir17|d_out4[10] ; |fir17|d_out4[10] ; padio ;
; |fir17|d_out4[11] ; |fir17|d_out4[11] ; padio ;
; |fir17|d_out5[0] ; |fir17|d_out5[0] ; padio ;
; |fir17|d_out5[1] ; |fir17|d_out5[1] ; padio ;
; |fir17|d_out5[2] ; |fir17|d_out5[2] ; padio ;
; |fir17|d_out5[3] ; |fir17|d_out5[3] ; padio ;
; |fir17|d_out5[4] ; |fir17|d_out5[4] ; padio ;
; |fir17|d_out5[5] ; |fir17|d_out5[5] ; padio ;
; |fir17|d_out5[6] ; |fir17|d_out5[6] ; padio ;
; |fir17|d_out5[7] ; |fir17|d_out5[7] ; padio ;
; |fir17|d_out5[8] ; |fir17|d_out5[8] ; padio ;
; |fir17|d_out5[9] ; |fir17|d_out5[9] ; padio ;
; |fir17|d_out5[10] ; |fir17|d_out5[10] ; padio ;
; |fir17|d_out5[11] ; |fir17|d_out5[11] ; padio ;
; |fir17|d_out6[0] ; |fir17|d_out6[0] ; padio ;
; |fir17|d_out6[1] ; |fir17|d_out6[1] ; padio ;
; |fir17|d_out6[2] ; |fir17|d_out6[2] ; padio ;
; |fir17|d_out6[3] ; |fir17|d_out6[3] ; padio ;
; |fir17|d_out6[4] ; |fir17|d_out6[4] ; padio ;
; |fir17|d_out6[5] ; |fir17|d_out6[5] ; padio ;
; |fir17|d_out6[6] ; |fir17|d_out6[6] ; padio ;
; |fir17|d_out6[7] ; |fir17|d_out6[7] ; padio ;
; |fir17|d_out6[8] ; |fir17|d_out6[8] ; padio ;
; |fir17|d_out6[9] ; |fir17|d_out6[9] ; padio ;
; |fir17|d_out6[10] ; |fir17|d_out6[10] ; padio ;
; |fir17|d_out6[11] ; |fir17|d_out6[11] ; padio ;
; |fir17|d_out7[0] ; |fir17|d_out7[0] ; padio ;
; |fir17|d_out7[1] ; |fir17|d_out7[1] ; padio ;
; |fir17|d_out7[2] ; |fir17|d_out7[2] ; padio ;
; |fir17|d_out7[3] ; |fir17|d_out7[3] ; padio ;
; |fir17|d_out7[4] ; |fir17|d_out7[4] ; padio ;
; |fir17|d_out7[5] ; |fir17|d_out7[5] ; padio ;
; |fir17|d_out7[6] ; |fir17|d_out7[6] ; padio ;
; |fir17|d_out7[7] ; |fir17|d_out7[7] ; padio ;
; |fir17|d_out7[8] ; |fir17|d_out7[8] ; padio ;
; |fir17|d_out7[9] ; |fir17|d_out7[9] ; padio ;
; |fir17|d_out7[10] ; |fir17|d_out7[10] ; padio ;
; |fir17|d_out7[11] ; |fir17|d_out7[11] ; padio ;
; |fir17|d_out8[0] ; |fir17|d_out8[0] ; padio ;
; |fir17|d_out8[1] ; |fir17|d_out8[1] ; padio ;
; |fir17|d_out8[2] ; |fir17|d_out8[2] ; padio ;
; |fir17|d_out8[3] ; |fir17|d_out8[3] ; padio ;
; |fir17|d_out8[4] ; |fir17|d_out8[4] ; padio ;
; |fir17|d_out8[5] ; |fir17|d_out8[5] ; padio ;
; |fir17|d_out8[6] ; |fir17|d_out8[6] ; padio ;
; |fir17|d_out8[7] ; |fir17|d_out8[7] ; padio ;
; |fir17|d_out8[8] ; |fir17|d_out8[8] ; padio ;
; |fir17|d_out8[9] ; |fir17|d_out8[9] ; padio ;
; |fir17|d_out8[10] ; |fir17|d_out8[10] ; padio ;
; |fir17|d_out8[11] ; |fir17|d_out8[11] ; padio ;
; |fir17|clk ; |fir17|clk~corein ; combout ;
; |fir17|x_in[0] ; |fir17|x_in[0]~corein ; combout ;
; |fir17|x_in[1] ; |fir17|x_in[1]~corein ; combout ;
; |fir17|x_in[2] ; |fir17|x_in[2]~corein ; combout ;
; |fir17|x_in[3] ; |fir17|x_in[3]~corein ; combout ;
; |fir17|x_in[4] ; |fir17|x_in[4]~corein ; combout ;
; |fir17|x_in[5] ; |fir17|x_in[5]~corein ; combout ;
; |fir17|x_in[6] ; |fir17|x_in[6]~corein ; combout ;
; |fir17|x_in[7] ; |fir17|x_in[7]~corein ; combout ;
; |fir17|x_in[8] ; |fir17|x_in[8]~corein ; combout ;
; |fir17|x_in[9] ; |fir17|x_in[9]~corein ; combout ;
; |fir17|x_in[10] ; |fir17|x_in[10]~corein ; combout ;
+------------------------+--------------------------+------------------+
The following table displays output ports that do not toggle to 1 during simulation.
+-------------------------------------------------+
; Missing 1-Value Coverage ;
+-----------+------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-----------+------------------+------------------+
The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------+
; Missing 0-Value Coverage ;
+-------------------+-------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-------------------+-------------------+------------------+
; |fir17|data[0][4] ; |fir17|data[0][4] ; regout ;
; |fir17|data[1][4] ; |fir17|data[1][4] ; regout ;
; |fir17|data[2][4] ; |fir17|data[2][4] ; regout ;
; |fir17|data[3][4] ; |fir17|data[3][4] ; regout ;
+-------------------+-------------------+------------------+
+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage ;
+--------+------------+
+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
Info: Processing started: Tue Jul 22 01:07:38 2008
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off fir17 -c fir17
Info: Using vector source file "D:/altera/lianxi/pfir/fir17/fir17.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is 99.32 %
Info: Number of transitions in simulation is 6135
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
Info: Allocated 107 megabytes of memory during processing
Info: Processing ended: Tue Jul 22 01:07:40 2008
Info: Elapsed time: 00:00:02
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -