📄 part4.tan.rpt
字号:
Classic Timing Analyzer report for part4
Fri May 22 09:34:58 2009
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Timing Analyzer Summary
3. Timing Analyzer Settings
4. Clock Settings Summary
5. Clock Setup: 'CLK'
6. tco
7. tpd
8. Timing Analyzer Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files from any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+-------------+------------+----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+-------------+------------+----------+--------------+
; Worst-case tco ; N/A ; None ; 11.535 ns ; cnt[1] ; SEG_DATA[1] ; CLK ; -- ; 0 ;
; Worst-case tpd ; N/A ; None ; 15.228 ns ; SRAM_data[4] ; SEG_DATA[2] ; -- ; -- ; 0 ;
; Clock Setup: 'CLK' ; N/A ; None ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cnt[0] ; cnt[1] ; CLK ; CLK ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+-------------+------------+----------+--------------+
+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option ; Setting ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name ; EP2C35F672C6 ; ; ; ;
; Timing Models ; Final ; ; ; ;
; Default hold multicycle ; Same as Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Perform Multicorner Analysis ; On ; ; ; ;
; Reports the worst-case path for each clock domain and analysis ; Off ; ; ; ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off ; ; ; ;
; Output I/O Timing Endpoint ; Near End ; ; ; ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK' ;
+-------+------------------------------------------------+--------+--------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+--------+--------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cnt[0] ; cnt[1] ; CLK ; CLK ; None ; None ; 0.644 ns ;
; N/A ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cnt[1] ; cnt[1] ; CLK ; CLK ; None ; None ; 0.407 ns ;
; N/A ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cnt[0] ; cnt[0] ; CLK ; CLK ; None ; None ; 0.407 ns ;
+-------+------------------------------------------------+--------+--------+------------+----------+-----------------------------+---------------------------+-------------------------+
+-----------------------------------------------------------------------+
; tco ;
+-------+--------------+------------+--------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
+-------+--------------+------------+--------+-------------+------------+
; N/A ; None ; 11.535 ns ; cnt[1] ; SEG_DATA[1] ; CLK ;
; N/A ; None ; 11.418 ns ; cnt[0] ; SEG_DATA[1] ; CLK ;
; N/A ; None ; 11.287 ns ; cnt[0] ; SEG_DATA[2] ; CLK ;
; N/A ; None ; 11.076 ns ; cnt[1] ; SEG_DATA[2] ; CLK ;
; N/A ; None ; 10.925 ns ; cnt[1] ; SEG_DATA[6] ; CLK ;
; N/A ; None ; 10.827 ns ; cnt[0] ; SEG_DATA[6] ; CLK ;
; N/A ; None ; 10.518 ns ; cnt[1] ; SEG_DATA[0] ; CLK ;
; N/A ; None ; 10.419 ns ; cnt[0] ; SEG_DATA[0] ; CLK ;
; N/A ; None ; 9.902 ns ; cnt[1] ; SEG_DATA[4] ; CLK ;
; N/A ; None ; 9.785 ns ; cnt[0] ; SEG_DATA[4] ; CLK ;
; N/A ; None ; 9.526 ns ; cnt[1] ; SEG_DATA[5] ; CLK ;
; N/A ; None ; 9.413 ns ; cnt[0] ; SEG_DATA[5] ; CLK ;
; N/A ; None ; 9.084 ns ; cnt[1] ; SEG_DATA[3] ; CLK ;
; N/A ; None ; 9.038 ns ; cnt[1] ; SEG_COM[4] ; CLK ;
; N/A ; None ; 8.972 ns ; cnt[0] ; SEG_DATA[3] ; CLK ;
; N/A ; None ; 8.965 ns ; cnt[1] ; SEG_COM[6] ; CLK ;
; N/A ; None ; 8.949 ns ; cnt[0] ; SEG_COM[4] ; CLK ;
; N/A ; None ; 8.917 ns ; cnt[1] ; SEG_COM[7] ; CLK ;
; N/A ; None ; 8.848 ns ; cnt[0] ; SEG_COM[6] ; CLK ;
; N/A ; None ; 8.800 ns ; cnt[0] ; SEG_COM[7] ; CLK ;
; N/A ; None ; 8.672 ns ; cnt[1] ; SEG_COM[5] ; CLK ;
; N/A ; None ; 8.559 ns ; cnt[0] ; SEG_COM[5] ; CLK ;
+-------+--------------+------------+--------+-------------+------------+
+-----------------------------------------------------------------------------+
; tpd ;
+-------+-------------------+-----------------+---------------+---------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To ;
+-------+-------------------+-----------------+---------------+---------------+
; N/A ; None ; 15.228 ns ; SRAM_data[4] ; SEG_DATA[2] ;
; N/A ; None ; 15.083 ns ; SRAM_data[4] ; SEG_DATA[6] ;
; N/A ; None ; 15.045 ns ; SRAM_data[13] ; SEG_DATA[6] ;
; N/A ; None ; 14.986 ns ; SRAM_data[12] ; SEG_DATA[6] ;
; N/A ; None ; 14.912 ns ; SRAM_data[13] ; SEG_DATA[2] ;
; N/A ; None ; 14.874 ns ; SRAM_data[14] ; SEG_DATA[6] ;
; N/A ; None ; 14.870 ns ; SRAM_data[12] ; SEG_DATA[2] ;
; N/A ; None ; 14.857 ns ; SRAM_data[5] ; SEG_DATA[2] ;
; N/A ; None ; 14.827 ns ; SRAM_data[4] ; SEG_DATA[1] ;
; N/A ; None ; 14.760 ns ; SRAM_data[14] ; SEG_DATA[2] ;
; N/A ; None ; 14.704 ns ; SRAM_data[11] ; SEG_DATA[0] ;
; N/A ; None ; 14.684 ns ; SRAM_data[5] ; SEG_DATA[6] ;
; N/A ; None ; 14.503 ns ; SRAM_data[6] ; SEG_DATA[2] ;
; N/A ; None ; 14.477 ns ; SRAM_data[3] ; SEG_DATA[0] ;
; N/A ; None ; 14.437 ns ; SRAM_data[3] ; SEG_DATA[2] ;
; N/A ; None ; 14.424 ns ; SRAM_data[5] ; SEG_DATA[1] ;
; N/A ; None ; 14.418 ns ; SRAM_data[11] ; SEG_DATA[2] ;
; N/A ; None ; 14.373 ns ; SRAM_data[10] ; SEG_DATA[0] ;
; N/A ; None ; 14.372 ns ; SRAM_data[7] ; SEG_DATA[2] ;
; N/A ; None ; 14.361 ns ; SRAM_data[15] ; SEG_DATA[6] ;
; N/A ; None ; 14.360 ns ; SRAM_data[3] ; SEG_DATA[1] ;
; N/A ; None ; 14.335 ns ; SRAM_data[6] ; SEG_DATA[6] ;
; N/A ; None ; 14.231 ns ; SRAM_data[13] ; SEG_DATA[4] ;
; N/A ; None ; 14.210 ns ; SRAM_data[15] ; SEG_DATA[2] ;
; N/A ; None ; 14.202 ns ; SRAM_data[11] ; SEG_DATA[1] ;
; N/A ; None ; 14.182 ns ; SRAM_data[7] ; SEG_DATA[6] ;
; N/A ; None ; 14.174 ns ; SRAM_data[2] ; SEG_DATA[0] ;
; N/A ; None ; 14.172 ns ; SRAM_data[12] ; SEG_DATA[4] ;
; N/A ; None ; 14.159 ns ; SRAM_data[2] ; SEG_DATA[2] ;
; N/A ; None ; 14.120 ns ; SRAM_data[10] ; SEG_DATA[2] ;
; N/A ; None ; 14.104 ns ; SRAM_data[9] ; SEG_DATA[0] ;
; N/A ; None ; 14.071 ns ; SRAM_data[6] ; SEG_DATA[1] ;
; N/A ; None ; 14.062 ns ; SRAM_data[4] ; SEG_DATA[0] ;
; N/A ; None ; 14.058 ns ; SRAM_data[2] ; SEG_DATA[1] ;
; N/A ; None ; 14.055 ns ; SRAM_data[13] ; SEG_DATA[1] ;
; N/A ; None ; 14.052 ns ; SRAM_data[14] ; SEG_DATA[4] ;
; N/A ; None ; 14.051 ns ; SRAM_data[4] ; SEG_DATA[4] ;
; N/A ; None ; 13.995 ns ; SRAM_data[12] ; SEG_DATA[1] ;
; N/A ; None ; 13.982 ns ; SRAM_data[0] ; SEG_DATA[0] ;
; N/A ; None ; 13.956 ns ; SRAM_data[7] ; SEG_DATA[1] ;
; N/A ; None ; 13.953 ns ; SRAM_data[8] ; SEG_DATA[0] ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -