clock.fit.rpt

QuartusII编写的电子钟程序

; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Documents and Settings/as/桌面/很工整/clock/clock/clock.pin.


+----------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                          ;
+---------------------------------------------+------------------------------------------+
; Resource                                    ; Usage                                    ;
+---------------------------------------------+------------------------------------------+
; Total logic elements                        ; 231 / 12,060 ( 2 % )                     ;
;     -- Combinational with no register       ; 100                                      ;
;     -- Register only                        ; 1                                        ;
;     -- Combinational with a register        ; 130                                      ;
;                                             ;                                          ;
; Logic element usage by number of LUT inputs ;                                          ;
;     -- 4 input functions                    ; 106                                      ;
;     -- 3 input functions                    ; 53                                       ;
;     -- 2 input functions                    ; 44                                       ;
;     -- 1 input functions                    ; 28                                       ;
;     -- 0 input functions                    ; 0                                        ;
;                                             ;                                          ;
; Logic elements by mode                      ;                                          ;
;     -- normal mode                          ; 225                                      ;
;     -- arithmetic mode                      ; 6                                        ;
;     -- qfbk mode                            ; 2                                        ;
;     -- register cascade mode                ; 0                                        ;
;     -- synchronous clear/load mode          ; 2                                        ;
;     -- asynchronous clear/load mode         ; 41                                       ;
;                                             ;                                          ;
; Total registers                             ; 131 / 12,567 ( 1 % )                     ;
; Total LABs                                  ; 39 / 1,206 ( 3 % )                       ;
; Logic elements in carry chains              ; 8                                        ;
; User inserted logic elements                ; 0                                        ;
; Virtual pins                                ; 0                                        ;
; I/O pins                                    ; 23 / 173 ( 13 % )                        ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                           ;
; Global signals                              ; 8                                        ;
; M4Ks                                        ; 0 / 52 ( 0 % )                           ;
; Total memory bits                           ; 0 / 239,616 ( 0 % )                      ;
; Total RAM block bits                        ; 0 / 239,616 ( 0 % )                      ;
; PLLs                                        ; 0 / 2 ( 0 % )                            ;
; Global clocks                               ; 8 / 8 ( 100 % )                          ;
; Average interconnect usage                  ; 0%                                       ;
; Peak interconnect usage                     ; 2%                                       ;
; Maximum fan-out node                        ; clock1:inst6|xckgz:inst7|xckg:inst6|inst ;
; Maximum fan-out                             ; 41                                       ;
; Highest non-global fan-out signal           ; clock1:inst6|xckgz:inst7|xckg:inst6|inst ;
; Highest non-global fan-out                  ; 41                                       ;
; Total fan-out                               ; 886                                      ;
; Average fan-out                             ; 3.46                                     ;
+---------------------------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; 48mhz  ; 28    ; 1        ; 0            ; 15           ; 2           ; 14                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; kalarm ; 141   ; 3        ; 53           ; 7            ; 0           ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; kbao   ; 121   ; 3        ; 53           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; khou   ; 124   ; 3        ; 53           ; 2            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; klj    ; 158   ; 3        ; 53           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; kmin   ; 123   ; 3        ; 53           ; 2            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;