watch.sim.rpt

VHDL编写的

; |watch|ctr:inst2|count~280         ; |watch|ctr:inst2|count~280         ; dataout          ;
+------------------------------------+------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                   ;
+------------------------------------+------------------------------------+------------------+
; Node Name                          ; Output Port Name                   ; Output Port Type ;
+------------------------------------+------------------------------------+------------------+
; |watch|keyboard:inst|pre_state     ; |watch|keyboard:inst|pre_state     ; dataout          ;
; |watch|ctr:inst2|q[7]              ; |watch|ctr:inst2|q[7]              ; dataout          ;
; |watch|keyboard:inst|pre_state~16  ; |watch|keyboard:inst|pre_state~16  ; dataout          ;
; |watch|keyboard:inst|updown        ; |watch|keyboard:inst|updown        ; dataout          ;
; |watch|keyboard:inst|set_secl      ; |watch|keyboard:inst|set_secl      ; dataout          ;
; |watch|keyboard:inst|set_sec       ; |watch|keyboard:inst|set_sec       ; dataout          ;
; |watch|keyboard:inst|reset         ; |watch|keyboard:inst|reset         ; dataout          ;
; |watch|keyboard:inst|set           ; |watch|keyboard:inst|set           ; dataout          ;
; |watch|ctr:inst2|up_down           ; |watch|ctr:inst2|up_down           ; dataout          ;
; |watch|ctr:inst2|set1              ; |watch|ctr:inst2|set1              ; dataout          ;
; |watch|ctr:inst2|sq2[0]            ; |watch|ctr:inst2|sq2[0]            ; dataout          ;
; |watch|ctr:inst2|sq3[0]            ; |watch|ctr:inst2|sq3[0]            ; dataout          ;
; |watch|ctr:inst2|num1[0]           ; |watch|ctr:inst2|num1[0]           ; dataout          ;
; |watch|ctr:inst2|num2[1]           ; |watch|ctr:inst2|num2[1]           ; dataout          ;
; |watch|ctr:inst2|num1[1]           ; |watch|ctr:inst2|num1[1]           ; dataout          ;
; |watch|ctr:inst2|num2[0]           ; |watch|ctr:inst2|num2[0]           ; dataout          ;
; |watch|ctr:inst2|sq2[2]            ; |watch|ctr:inst2|sq2[2]            ; dataout          ;
; |watch|ctr:inst2|sq3[2]            ; |watch|ctr:inst2|sq3[2]            ; dataout          ;
; |watch|ctr:inst2|q[6]              ; |watch|ctr:inst2|q[6]              ; dataout          ;
; |watch|ctr:inst2|sq1[0]            ; |watch|ctr:inst2|sq1[0]            ; dataout          ;
; |watch|ctr:inst2|led[2]            ; |watch|ctr:inst2|led[2]            ; dataout          ;
; |watch|ctr:inst2|led[1]            ; |watch|ctr:inst2|led[1]            ; dataout          ;
; |watch|ctr:inst2|led[0]            ; |watch|ctr:inst2|led[0]            ; dataout          ;
; |watch|ctr:inst2|sq3[3]            ; |watch|ctr:inst2|sq3[3]            ; dataout          ;
; |watch|ctr:inst2|sq2[3]            ; |watch|ctr:inst2|sq2[3]            ; dataout          ;
; |watch|ctr:inst2|sq1[2]            ; |watch|ctr:inst2|sq1[2]            ; dataout          ;
; |watch|ctr:inst2|q3[0]             ; |watch|ctr:inst2|q3[0]             ; dataout          ;
; |watch|ctr:inst2|sq1[1]            ; |watch|ctr:inst2|sq1[1]            ; dataout          ;
; |watch|ctr:inst2|q3[1]             ; |watch|ctr:inst2|q3[1]             ; dataout          ;
; |watch|ctr:inst2|q3[2]             ; |watch|ctr:inst2|q3[2]             ; dataout          ;
; |watch|ctr:inst2|q2~4462           ; |watch|ctr:inst2|q2~4462           ; dataout          ;
; |watch|ctr:inst2|q2~4469           ; |watch|ctr:inst2|q2~4469           ; dataout          ;
; |watch|ctr:inst2|q3~4079           ; |watch|ctr:inst2|q3~4079           ; dataout          ;
; |watch|ctr:inst2|q2[0]             ; |watch|ctr:inst2|q2[0]             ; dataout          ;
; |watch|ctr:inst2|q2~4476           ; |watch|ctr:inst2|q2~4476           ; dataout          ;
; |watch|ctr:inst2|q2~4477           ; |watch|ctr:inst2|q2~4477           ; dataout          ;
; |watch|ctr:inst2|q2~4478           ; |watch|ctr:inst2|q2~4478           ; dataout          ;
; |watch|ctr:inst2|q2~4479           ; |watch|ctr:inst2|q2~4479           ; dataout          ;
; |watch|ctr:inst2|q2~4480           ; |watch|ctr:inst2|q2~4480           ; dataout          ;
; |watch|ctr:inst2|q2[1]             ; |watch|ctr:inst2|q2[1]             ; dataout          ;
; |watch|ctr:inst2|q3[3]             ; |watch|ctr:inst2|q3[3]             ; dataout          ;
; |watch|ctr:inst2|q2~4488           ; |watch|ctr:inst2|q2~4488           ; dataout          ;
; |watch|ctr:inst2|q2[2]             ; |watch|ctr:inst2|q2[2]             ; dataout          ;
; |watch|ctr:inst2|q2~4500           ; |watch|ctr:inst2|q2~4500           ; dataout          ;
; |watch|ctr:inst2|q2[3]             ; |watch|ctr:inst2|q2[3]             ; dataout          ;
; |watch|ctr:inst2|q1~5051           ; |watch|ctr:inst2|q1~5051           ; dataout          ;
; |watch|ctr:inst2|q1~5058           ; |watch|ctr:inst2|q1~5058           ; dataout          ;
; |watch|ctr:inst2|q1[0]             ; |watch|ctr:inst2|q1[0]             ; dataout          ;
; |watch|display:inst1|bcd~1478      ; |watch|display:inst1|bcd~1478      ; dataout          ;
; |watch|display:inst1|bcd~1479      ; |watch|display:inst1|bcd~1479      ; dataout          ;
; |watch|display:inst1|bcd~1481      ; |watch|display:inst1|bcd~1481      ; dataout          ;
; |watch|display:inst1|bcd[0]        ; |watch|display:inst1|bcd[0]        ; dataout          ;
; |watch|ctr:inst2|q1~5066           ; |watch|ctr:inst2|q1~5066           ; dataout          ;
; |watch|ctr:inst2|q1~5067           ; |watch|ctr:inst2|q1~5067           ; dataout          ;
; |watch|ctr:inst2|q1~5070           ; |watch|ctr:inst2|q1~5070           ; dataout          ;
; |watch|ctr:inst2|q1~5071           ; |watch|ctr:inst2|q1~5071           ; dataout          ;
; |watch|ctr:inst2|q1~5082           ; |watch|ctr:inst2|q1~5082           ; dataout          ;
; |watch|ctr:inst2|q1[1]             ; |watch|ctr:inst2|q1[1]             ; dataout          ;
; |watch|ctr:inst2|q1~5090           ; |watch|ctr:inst2|q1~5090           ; dataout          ;
; |watch|ctr:inst2|q1~5101           ; |watch|ctr:inst2|q1~5101           ; dataout          ;
; |watch|ctr:inst2|q1[2]             ; |watch|ctr:inst2|q1[2]             ; dataout          ;
; |watch|ctr:inst2|q1~5109           ; |watch|ctr:inst2|q1~5109           ; dataout          ;
; |watch|ctr:inst2|q1~5121           ; |watch|ctr:inst2|q1~5121           ; dataout          ;
; |watch|ctr:inst2|q1[3]             ; |watch|ctr:inst2|q1[3]             ; dataout          ;
; |watch|ctr:inst2|q3~4090           ; |watch|ctr:inst2|q3~4090           ; pexpout          ;
; |watch|ctr:inst2|q3~4094           ; |watch|ctr:inst2|q3~4094           ; pexpout          ;
; |watch|ctr:inst2|q3~4100           ; |watch|ctr:inst2|q3~4100           ; pexpout          ;
; |watch|ctr:inst2|q3~4104           ; |watch|ctr:inst2|q3~4104           ; pexpout          ;
; |watch|ctr:inst2|q2~4508           ; |watch|ctr:inst2|q2~4508           ; pexpout          ;
; |watch|ctr:inst2|q2~4511           ; |watch|ctr:inst2|q2~4511           ; pexpout          ;
; |watch|ctr:inst2|q3[3]~4110        ; |watch|ctr:inst2|q3[3]~4110        ; pexpout          ;
; |watch|ctr:inst2|q3[3]~4115        ; |watch|ctr:inst2|q3[3]~4115        ; pexpout          ;
; |watch|ctr:inst2|q2~4517           ; |watch|ctr:inst2|q2~4517           ; pexpout          ;
; |watch|ctr:inst2|q2~4522           ; |watch|ctr:inst2|q2~4522           ; pexpout          ;
; |watch|ctr:inst2|q2~4528           ; |watch|ctr:inst2|q2~4528           ; pexpout          ;
; |watch|ctr:inst2|q2~4533           ; |watch|ctr:inst2|q2~4533           ; pexpout          ;
; |watch|display:inst1|bcd~1507      ; |watch|display:inst1|bcd~1507      ; pexpout          ;
; |watch|display:inst1|bcd~1510      ; |watch|display:inst1|bcd~1510      ; pexpout          ;
; |watch|display:inst1|bcd~1513      ; |watch|display:inst1|bcd~1513      ; pexpout          ;
; |watch|~GND~1                      ; |watch|~GND~1                      ; dataout          ;
; |watch|~VCC~2                      ; |watch|~VCC~2                      ; dataout          ;
; |watch|~VCC~3                      ; |watch|~VCC~3                      ; dataout          ;
; |watch|ctr:inst2|count~276sexpand0 ; |watch|ctr:inst2|count~276sexpand0 ; dataout          ;
; |watch|ctr:inst2|tb3~641sexpand1   ; |watch|ctr:inst2|tb3~641sexpand1   ; dataout          ;
; |watch|ctr:inst2|tc3~659sexpand0   ; |watch|ctr:inst2|tc3~659sexpand0   ; dataout          ;
; |watch|ctr:inst2|tb3~644sexpand1   ; |watch|ctr:inst2|tb3~644sexpand1   ; dataout          ;
; |watch|keyin[1]                    ; |watch|keyin[1]~corein             ; dataout          ;
; |watch|bcds                        ; |watch|bcds                        ; padio            ;
; |watch|keyout[1]                   ; |watch|keyout[1]                   ; padio            ;
; |watch|keyout[0]                   ; |watch|keyout[0]                   ; padio            ;
; |watch|keyout[2]                   ; |watch|keyout[2]                   ; padio            ;
; |watch|keyout[3]                   ; |watch|keyout[3]                   ; padio            ;
; |watch|led[2]                      ; |watch|led[2]                      ; padio            ;
; |watch|led[1]                      ; |watch|led[1]                      ; padio            ;
; |watch|led[0]                      ; |watch|led[0]                      ; padio            ;
; |watch|bcd[0]                      ; |watch|bcd[0]                      ; padio            ;
; |watch|bcd[1]                      ; |watch|bcd[1]                      ; padio            ;
; |watch|bcd[2]                      ; |watch|bcd[2]                      ; padio            ;
; |watch|bcd[3]                      ; |watch|bcd[3]                      ; padio            ;
; |watch|ctr:inst2|tb3~661           ; |watch|ctr:inst2|tb3~661           ; dataout          ;
; |watch|ctr:inst2|tb3~662           ; |watch|ctr:inst2|tb3~662           ; dataout          ;
; |watch|ctr:inst2|tc3~676           ; |watch|ctr:inst2|tc3~676           ; dataout          ;
; |watch|ctr:inst2|tb3~663           ; |watch|ctr:inst2|tb3~663           ; dataout          ;
; |watch|ctr:inst2|tb3~664           ; |watch|ctr:inst2|tb3~664           ; dataout          ;
; |watch|ctr:inst2|tc3~677           ; |watch|ctr:inst2|tc3~677           ; dataout          ;
; |watch|ctr:inst2|tb3~665           ; |watch|ctr:inst2|tb3~665           ; dataout          ;
; |watch|ctr:inst2|tb3~666           ; |watch|ctr:inst2|tb3~666           ; dataout          ;
; |watch|ctr:inst2|tc3~678           ; |watch|ctr:inst2|tc3~678           ; dataout          ;
; |watch|ctr:inst2|tb3~667           ; |watch|ctr:inst2|tb3~667           ; dataout          ;
; |watch|ctr:inst2|tb3~668           ; |watch|ctr:inst2|tb3~668           ; dataout          ;
; |watch|ctr:inst2|tc3~679           ; |watch|ctr:inst2|tc3~679           ; dataout          ;
; |watch|ctr:inst2|tb3~669           ; |watch|ctr:inst2|tb3~669           ; dataout          ;
; |watch|ctr:inst2|tb3~670           ; |watch|ctr:inst2|tb3~670           ; dataout          ;
; |watch|ctr:inst2|tc3~680           ; |watch|ctr:inst2|tc3~680           ; dataout          ;
; |watch|ctr:inst2|q2~4539           ; |watch|ctr:inst2|q2~4539           ; dataout          ;
; |watch|ctr:inst2|q2~4540           ; |watch|ctr:inst2|q2~4540           ; dataout          ;
; |watch|ctr:inst2|q2~4541           ; |watch|ctr:inst2|q2~4541           ; dataout          ;
; |watch|ctr:inst2|count~279         ; |watch|ctr:inst2|count~279         ; dataout          ;
; |watch|ctr:inst2|q2~4544           ; |watch|ctr:inst2|q2~4544           ; dataout          ;
; |watch|ctr:inst2|count~281         ; |watch|ctr:inst2|count~281         ; dataout          ;
; |watch|ctr:inst2|q2~4545           ; |watch|ctr:inst2|q2~4545           ; dataout          ;
+------------------------------------+------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                   ;
+------------------------------------+------------------------------------+------------------+
; Node Name                          ; Output Port Name                   ; Output Port Type ;
+------------------------------------+------------------------------------+------------------+
; |watch|keyboard:inst|pre_state     ; |watch|keyboard:inst|pre_state     ; dataout          ;
; |watch|ctr:inst2|q[7]              ; |watch|ctr:inst2|q[7]              ; dataout          ;
; |watch|keyboard:inst|pre_state~16  ; |watch|keyboard:inst|pre_state~16  ; dataout          ;
; |watch|keyboard:inst|updown        ; |watch|keyboard:inst|updown        ; dataout          ;
; |watch|keyboard:inst|set_secl      ; |watch|keyboard:inst|set_secl      ; dataout          ;
; |watch|keyboard:inst|set_sec       ; |watch|keyboard:inst|set_sec       ; dataout          ;
; |watch|keyboard:inst|reset         ; |watch|keyboard:inst|reset         ; dataout          ;