watch.tan.rpt

VHDL编写的

; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                       ;
+-----------------------------------------+-----------------------------------------------------+-----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                  ; To                   ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|cnt1        ; ctr:inst2|q2[0]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|set1        ; ctr:inst2|q2[0]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|cnt1        ; ctr:inst2|q1[3]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|set1        ; ctr:inst2|q1[3]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|cnt1        ; ctr:inst2|q1[2]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|set1        ; ctr:inst2|q1[2]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|q1[3]       ; ctr:inst2|q1[2]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|q1[2]       ; ctr:inst2|q1[2]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|q1[0]       ; ctr:inst2|q1[2]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|q1[1]       ; ctr:inst2|q1[2]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|cnt1        ; ctr:inst2|q1[0]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|set1        ; ctr:inst2|q1[0]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|cnt1        ; ctr:inst2|q1[1]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|set1        ; ctr:inst2|q1[1]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|q1[3]       ; ctr:inst2|q1[1]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|q1[2]       ; ctr:inst2|q1[1]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|q1[0]       ; ctr:inst2|q1[1]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|q1[1]       ; ctr:inst2|q1[1]      ; clk        ; clk      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|set1        ; display:inst1|bcd[0] ; clk        ; clk      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|sq2[0]      ; display:inst1|bcd[0] ; clk        ; clk      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|sq3[0]      ; display:inst1|bcd[0] ; clk        ; clk      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|sq1[0]      ; display:inst1|bcd[0] ; clk        ; clk      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|q2[0]       ; display:inst1|bcd[0] ; clk        ; clk      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; ctr:inst2|q1[0]       ; display:inst1|bcd[0] ; clk        ; clk      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; ctr:inst2|set1        ; display:inst1|bcd[1] ; clk        ; clk      ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; ctr:inst2|sq3[1]      ; display:inst1|bcd[1] ; clk        ; clk      ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; ctr:inst2|q3[1]       ; display:inst1|bcd[1] ; clk        ; clk      ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; ctr:inst2|set1        ; display:inst1|bcd[2] ; clk        ; clk      ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; ctr:inst2|sq2[2]      ; display:inst1|bcd[2] ; clk        ; clk      ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; ctr:inst2|q2[2]       ; display:inst1|bcd[2] ; clk        ; clk      ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; ctr:inst2|set1        ; display:inst1|bcd[3] ; clk        ; clk      ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; ctr:inst2|sq3[3]      ; display:inst1|bcd[3] ; clk        ; clk      ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; ctr:inst2|q3[3]       ; display:inst1|bcd[3] ; clk        ; clk      ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; ctr:inst2|up_down     ; ctr:inst2|q2[0]      ; clk        ; clk      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; ctr:inst2|num2[1]     ; ctr:inst2|q2[0]      ; clk        ; clk      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; ctr:inst2|num2[0]     ; ctr:inst2|q2[0]      ; clk        ; clk      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; ctr:inst2|q3[3]       ; ctr:inst2|q2[0]      ; clk        ; clk      ; None                        ; None                      ; 17.000 ns               ;