reg_6bits.v

来自「游戏玩家通过控制PS/2键盘上的方向键」· Verilog 代码 · 共 40 行

`timescale 1ns / 1ps
////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer:
//
// Create Date:    08:34:49 04/30/09
// Design Name:    
// Module Name:    reg_6bits
// Project Name:   
// Target Device:  
// Tool versions:  
// Description:
//
// Dependencies:
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
////////////////////////////////////////////////////////////////////////////////
module reg_6bits(clk,reset,load,a,y);
input clk,reset,load ;
input[5:0] a ;
output [5:0] y ;

reg[5:0] y=6'b000001 ;

always @(posedge clk)
begin
	if(reset==1'b1)
		y<=6'b000001 ;
	else
		if(load==1'b1)
		y<=a ;
end

endmodule