div_clk_25mhz.v

来自「游戏玩家通过控制PS/2键盘上的方向键」· Verilog 代码 · 共 37 行

`timescale 1ns / 1ps
////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer:
//
// Create Date:    20:39:02 04/29/09
// Design Name:    
// Module Name:    div_clk_25Mhz
// Project Name:   
// Target Device:  
// Tool versions:  
// Description:
//
// Dependencies:
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
////////////////////////////////////////////////////////////////////////////////
module div_clk_25Mhz(clock_50Mhz,clk25);
input clock_50Mhz	 ;
output clk25		 ;

reg clk=0 ;

assign clk25=clk ;

always @(posedge clock_50Mhz)
begin
	clk<=~clk ;
end

endmodule