div_clk_381hz.v

来自「游戏玩家通过控制PS/2键盘上的方向键」· Verilog 代码 · 共 36 行

`timescale 1ns / 1ps
////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer:
//
// Create Date:    09:08:55 04/30/09
// Design Name:    
// Module Name:    div_clk_381hz
// Project Name:   
// Target Device:  
// Tool versions:  
// Description:
//
// Dependencies:
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
////////////////////////////////////////////////////////////////////////////////
module div_clk_381hz(clock_50Mhz,clk17b);
input clock_50Mhz ;
output clk17b ;

reg[16:0] clk=0 ;

assign clk17b=clk[16] ;

always @(posedge clock_50Mhz)
begin
	clk<=clk+1 ;
end

endmodule