📄 mux4_1_4bits.v
字号:
`timescale 1ns / 1ps
////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 21:28:18 04/29/09
// Design Name:
// Module Name: mux4_1_4bits
// Project Name:
// Target Device:
// Tool versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
////////////////////////////////////////////////////////////////////////////////
module mux4_1_4bits(i0,i1,i2,i3,s,o);
input[3:0]i0,i1,i2,i3 ;
input[1:0] s ;
output [3:0] o ;
reg [3:0] o ;
always @(i0,i1,i2,i3,s)
begin
case(s)
2'b00: o<=i0 ;
2'b01: o<=i1 ;
2'b10: o<=i2 ;
2'b11: o<=i3 ;
endcase
end
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -