📄 mux2_1_6bits.v
字号:
`timescale 1ns / 1ps
////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 21:22:30 04/29/09
// Design Name:
// Module Name: mux2_1_6bits
// Project Name:
// Target Device:
// Tool versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
////////////////////////////////////////////////////////////////////////////////
module mux2_1_6bits(a,b,s,c);
input [5:0] a,b ;
input s ;
output[5:0] c ;
reg[5:0] c ;
always @(s,a,b)
begin
if(s==1'b0)
c<=a ;
else
c<=b ;
end
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -