swatch.hier_info

来自「swatch - quartus2 vhdl」· HIER_INFO 代码 · 共 164 行

|swatch
clk => sw11.CLK
clk => sw12.CLK
clk => sw13.CLK
clk => sw21.CLK
clk => sw22.CLK
clk => sw23.CLK
clk => sec[5].CLK
clk => sec[4].CLK
clk => sec[3].CLK
clk => sec[2].CLK
clk => sec[1].CLK
clk => sec[0].CLK
clk => min[5].CLK
clk => min[4].CLK
clk => min[3].CLK
clk => min[2].CLK
clk => min[1].CLK
clk => min[0].CLK
clk => hour[4].CLK
clk => hour[3].CLK
clk => hour[2].CLK
clk => hour[1].CLK
clk => hour[0].CLK
clk => cnt[9].CLK
clk => cnt[8].CLK
clk => cnt[7].CLK
clk => cnt[6].CLK
clk => cnt[5].CLK
clk => cnt[4].CLK
clk => cnt[3].CLK
clk => cnt[2].CLK
clk => cnt[1].CLK
clk => cnt[0].CLK
clk => dot[7].CLK
clk => dot[6].CLK
clk => dot[5].CLK
clk => dot[4].CLK
clk => dot[3].CLK
clk => dot[2].CLK
clk => dot[1].CLK
clk => dot[0].CLK
clk => seg_com[0]~reg0.CLK
clk => seg_com[1]~reg0.CLK
clk => seg_com[2]~reg0.CLK
clk => seg_com[3]~reg0.CLK
clk => seg_com[4]~reg0.CLK
clk => seg_com[5]~reg0.CLK
clk => seg_com[6]~reg0.CLK
clk => seg_com[7]~reg0.CLK
clear => sec[5]~0.IN1
clear => min[5]~0.IN0
clear => hour[4]~0.IN0
clear => seg_com[0]~reg0.PRESET
clear => seg_com[1]~reg0.PRESET
clear => seg_com[2]~reg0.PRESET
clear => seg_com[3]~reg0.PRESET
clear => seg_com[4]~reg0.PRESET
clear => seg_com[5]~reg0.PRESET
clear => seg_com[6]~reg0.PRESET
clear => seg_com[7]~reg0.ACLR
clear => dot[0].ENA
clear => dot[1].ENA
clear => dot[2].ENA
clear => dot[3].ENA
clear => dot[4].ENA
clear => dot[5].ENA
clear => dot[6].ENA
clear => dot[7].ENA
clear => cnt[0].ENA
clear => cnt[1].ENA
clear => cnt[2].ENA
clear => cnt[3].ENA
clear => cnt[4].ENA
clear => cnt[5].ENA
clear => cnt[6].ENA
clear => cnt[7].ENA
clear => cnt[8].ENA
clear => cnt[9].ENA
seg[0] <= Mux7.DB_MAX_OUTPUT_PORT_TYPE
seg[1] <= Mux6.DB_MAX_OUTPUT_PORT_TYPE
seg[2] <= Mux5.DB_MAX_OUTPUT_PORT_TYPE
seg[3] <= Mux4.DB_MAX_OUTPUT_PORT_TYPE
seg[4] <= Mux3.DB_MAX_OUTPUT_PORT_TYPE
seg[5] <= Mux2.DB_MAX_OUTPUT_PORT_TYPE
seg[6] <= Mux1.DB_MAX_OUTPUT_PORT_TYPE
seg[7] <= Mux0.DB_MAX_OUTPUT_PORT_TYPE
seg_com[7] <= seg_com[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg_com[6] <= seg_com[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg_com[5] <= seg_com[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg_com[4] <= seg_com[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg_com[3] <= seg_com[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg_com[2] <= seg_com[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg_com[1] <= seg_com[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg_com[0] <= seg_com[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sw_a => cnt[9]~0.OUTPUTSELECT
sw_a => cnt[8]~1.OUTPUTSELECT
sw_a => cnt[7]~2.OUTPUTSELECT
sw_a => cnt[6]~3.OUTPUTSELECT
sw_a => cnt[5]~4.OUTPUTSELECT
sw_a => cnt[4]~5.OUTPUTSELECT
sw_a => cnt[3]~6.OUTPUTSELECT
sw_a => cnt[2]~7.OUTPUTSELECT
sw_a => cnt[1]~8.OUTPUTSELECT
sw_a => cnt[0]~9.OUTPUTSELECT
sw_a => dot[7]~0.OUTPUTSELECT
sw_a => dot[6]~1.OUTPUTSELECT
sw_a => dot[5]~2.OUTPUTSELECT
sw_a => dot[4]~3.OUTPUTSELECT
sw_a => dot[3]~4.OUTPUTSELECT
sw_a => dot[2]~5.OUTPUTSELECT
sw_a => dot[1]~6.OUTPUTSELECT
sw_a => dot[0]~7.OUTPUTSELECT
sw_a => sec[5].ENA
sw_a => sec[4].ENA
sw_a => sec[3].ENA
sw_a => sec[2].ENA
sw_a => sec[1].ENA
sw_a => sec[0].ENA
sw_a => min[5].ENA
sw_a => min[4].ENA
sw_a => min[3].ENA
sw_a => min[2].ENA
sw_a => min[1].ENA
sw_a => min[0].ENA
sw_a => hour[4].ENA
sw_a => hour[3].ENA
sw_a => hour[2].ENA
sw_a => hour[1].ENA
sw_a => hour[0].ENA
sw_b => hour[4].ALOAD
sw_b => hour[3].ALOAD
sw_b => hour[2].ALOAD
sw_b => hour[1].ALOAD
sw_b => hour[0].ALOAD
sw_b => mode[0]~0.IN1
sw_b => hour[4]~0.IN1
sw_c => sw11.DATAIN
sw_d => mode[1]~3.DATAA
sw_d => min[5].ALOAD
sw_d => min[4].ALOAD
sw_d => min[3].ALOAD
sw_d => min[2].ALOAD
sw_d => min[1].ALOAD
sw_d => min[0].ALOAD
sw_d => mode[0]~0.IN0
sw_d => mode[0]~2.DATAA
sw_d => min[5]~0.IN1
sw_e => sw21.DATAIN
sw_f => comb~0.IN0
sw_f => sec[5].ALOAD
sw_f => sec[4].ALOAD
sw_f => sec[3].ALOAD
sw_f => sec[2].ALOAD
sw_f => sec[1].ALOAD
sw_f => sec[0].ALOAD
sw_f => mode[0]~2.OUTPUTSELECT
sw_f => mode[0]~1.IN0
sw_f => mode[1]~3.OUTPUTSELECT
sw_f => comb~5.IN0
sw_f => sec[5]~0.IN0