ccdcontrol.hier_info

TCC221图象传感器和FPGA实现图象采集 开发环境是quartus

|ccdcontrol
clk => bloom[9].CLK
clk => bloom[8].CLK
clk => bloom[7].CLK
clk => bloom[6].CLK
clk => bloom[5].CLK
clk => bloom[4].CLK
clk => bloom[3].CLK
clk => bloom[2].CLK
clk => bloom[1].CLK
clk => bloom[0].CLK
clk => cnt[4].CLK
clk => cnt[3].CLK
clk => cnt[2].CLK
clk => cnt[1].CLK
clk => cnt[0].CLK
clk => readcnt[9].CLK
clk => readcnt[8].CLK
clk => readcnt[7].CLK
clk => readcnt[6].CLK
clk => readcnt[5].CLK
clk => readcnt[4].CLK
clk => readcnt[3].CLK
clk => readcnt[2].CLK
clk => readcnt[1].CLK
clk => readcnt[0].CLK
clk => srgcyc[7].CLK
clk => srgcyc[6].CLK
clk => srgcyc[5].CLK
clk => srgcyc[4].CLK
clk => srgcyc[3].CLK
clk => srgcyc[2].CLK
clk => srgcyc[1].CLK
clk => srgcyc[0].CLK
clk => iagcyc[7].CLK
clk => iagcyc[6].CLK
clk => iagcyc[5].CLK
clk => iagcyc[4].CLK
clk => iagcyc[3].CLK
clk => iagcyc[2].CLK
clk => iagcyc[1].CLK
clk => iagcyc[0].CLK
clk => srg~reg0.CLK
clk => abg[1]~reg0.CLK
clk => abg[0]~reg0.CLK
clk => iag~reg0.CLK
clk => count[3].CLK
clk => count[2].CLK
clk => count[1].CLK
clk => count[0].CLK
clk => srgad[7].CLK
clk => srgad[6].CLK
clk => srgad[5].CLK
clk => srgad[4].CLK
clk => srgad[3].CLK
clk => srgad[2].CLK
clk => srgad[1].CLK
clk => srgad[0].CLK
clk => idal[7].CLK
clk => idal[6].CLK
clk => idal[5].CLK
clk => idal[4].CLK
clk => idal[3].CLK
clk => idal[2].CLK
clk => idal[1].CLK
clk => idal[0].CLK
clk => iagad[7].CLK
clk => iagad[6].CLK
clk => iagad[5].CLK
clk => iagad[4].CLK
clk => iagad[3].CLK
clk => iagad[2].CLK
clk => iagad[1].CLK
clk => iagad[0].CLK
clk => adclk~reg0.CLK
adreset => aden.CLK
reset => bloom[9].ACLR
reset => bloom[8].ACLR
reset => bloom[7].ACLR
reset => bloom[6].ACLR
reset => bloom[5].ACLR
reset => bloom[4].ACLR
reset => bloom[3].ACLR
reset => bloom[2].ACLR
reset => bloom[1].ACLR
reset => bloom[0].ACLR
reset => cnt[4].ACLR
reset => cnt[3].ACLR
reset => cnt[2].ACLR
reset => cnt[1].ACLR
reset => cnt[0].ACLR
reset => readcnt[9].ACLR
reset => readcnt[8].ACLR
reset => readcnt[7].ACLR
reset => readcnt[6].ACLR
reset => readcnt[5].ACLR
reset => readcnt[4].ACLR
reset => readcnt[3].ACLR
reset => readcnt[2].ACLR
reset => readcnt[1].ACLR
reset => readcnt[0].ACLR
reset => srgcyc[7].ACLR
reset => srgcyc[6].ACLR
reset => srgcyc[5].ACLR
reset => srgcyc[4].ACLR
reset => srgcyc[3].ACLR
reset => srgcyc[2].ACLR
reset => srgcyc[1].ACLR
reset => srgcyc[0].ACLR
reset => iagcyc[7].ACLR
reset => iagcyc[6].ACLR
reset => iagcyc[5].ACLR
reset => iagcyc[4].ACLR
reset => iagcyc[3].ACLR
reset => iagcyc[2].ACLR
reset => iagcyc[1].ACLR
reset => iagcyc[0].ACLR
reset => srg~reg0.ENA
reset => abg[1]~reg0.ENA
reset => abg[0]~reg0.ENA
reset => iag~reg0.ENA
abg[0] <= abg[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
abg[1] <= abg[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
srg <= srg~reg0.DB_MAX_OUTPUT_PORT_TYPE
iag <= iag~reg0.DB_MAX_OUTPUT_PORT_TYPE
adclk <= adclk~reg0.DB_MAX_OUTPUT_PORT_TYPE