📄 counter_tbw.tbw
字号:
version 3
d:\ksc\lab2\counter.vhd
counter
VHDL
VHDL
counter_tbw.xwv
Clocked
-
-
2000000000
ns
GSR:false
PRLD:false
100000000
CLOCK_LIST_BEGIN
CLK
50000000
50000000
10000000
10000000
0
RISING
CLOCK_LIST_END
SIGNAL_LIST_BEGIN
CE
CLK
COUNT
CLK
DIN
CLK
DIR
CLK
LOAD
CLK
RESET
CLK
TC
CLK
SIGNAL_LIST_END
SIGNALS_NOT_ON_DISPLAY
SIGNALS_NOT_ON_DISPLAY_END
MARKER_LIST_BEGIN
MARKER_LIST_END
MEASURE_LIST_BEGIN
MEASURE_LIST_END
SIGNAL_ORDER_BEGIN
CLK
CE
DIR
LOAD
RESET
DIN
TC
COUNT
SIGNAL_ORDER_END
-X-X-X-
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -