c_k.cmp.kpt

基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6

<kpt_db name="c_k.fit">
<key_points_set type="reference">
</key_points_set>
  <key_points_set type="transformed">
  </key_points_set>
    <transformations_set>
  </transformations_set>
</kpt_db>