_primary.vhd

来自「将数据延时5拍,可在modelsim中仿真。」· VHDL 代码 · 共 8 行

library verilog;
use verilog.vl_types.all;
entity tdelay is
    generic(
        L_t             : integer := 16
    );
end tdelay;