tlc5620.lst

TLC5620 DAC转换实验程序 该实验程序使用TLC5620中A、B、C、D四个通道中的前两个通道分别输出周期相等、幅度均为3.3V的三角波和方波

A51 MACRO ASSEMBLER  TLC5620                                                              10/28/2004 09:32:38 PAGE     1


MACRO ASSEMBLER A51 V7.09
OBJECT MODULE PLACED IN TLC5620.OBJ
ASSEMBLER INVOKED BY: d:\Keil\C51\BIN\A51.EXE TLC5620.asm SET(SMALL) DEBUG EP

LOC  OBJ            LINE     SOURCE

                       1     ;==========================================================================================
                             =======
                       2     ;  TLC5620 DAC转换实验程序
                       3     ;  Write  by  WangFu 
                       4     ;  2004.10.27,Ver 1.0
                       5     ;------------------------------------------------------------------------------------------
                             -------
                       6     ;  使用该程序前对DP-51PROA实验板的设置要遵从如下三点要求：
                       7     ;      1. 外接-5V电源至J4接口第一位;
                       8     ;      2. 将P16、P17的跳线分别跳至"SCLA"、"SDAA"位置;
                       9     ;      3. 将JP6跳线(5620的A、B两通道参考电压)跳至VREF位置，并调节RW1使Vref为2.6V.
                      10     ;------------------------------------------------------------------------------------------
                             -------
                      11     ;  输出电压计算公式： VOUT(DACA|B|C|D)=REF*CODE/256*(1+RNG bit value)
                      12     ;------------------------------------------------------------------------------------------
                             ------- 
                      13     ;  该实验程序使用TLC5620中A、B、C、D四个通道中的前两个通道分别输出周期相等、幅度
                      14     ;  均为3.3V的三角波和方波，5620的输出经过LM358双运方的反相跟随后增强了带负载能力
                      15     ;  并且使得输出的信号电压位于-3.3V～0V之间，起到了模拟反相的作用。在程序中，RNG位
                      16     ;  的置位使得输出幅度增加一倍。
                      17     ;==========================================================================================
                             =======
                      18            
  0096                19             SCLA    BIT    P1.6
  0097                20             SDAA    BIT    P1.7
  00B5                21             LOAD    BIT    P3.5
  00B4                22             LDAC    BIT    P3.4
  0030                23             VOUTA   DATA   30H
  0031                24             VOUTB   DATA   31H
                      25     
8000                  26             ORG    8000H
8000 2100             27             AJMP   MAIN
8100                  28             ORG    8100H
                      29     
                      30     ;------------------------------------------------------------------------------------------
                             -------
8100                  31     MAIN:   
8100 758160           32             MOV    SP,#60H
8103 00               33             NOP
8104 C296             34             CLR    SCLA
8106 C297             35             CLR    SDAA
8108 D2B5             36             SETB   LOAD
810A D2B4             37             SETB   LDAC
810C 7BA2             38             MOV    R3,#0A2H          ;三角波的半周期计数器
810E 7C00             39             MOV    R4,#00H           ;三角波幅度递增或递减标志寄存器,为00H时上坡,为FFH时下坡
8110 753000           40             MOV    VOUTA,#00H        ;三角波瞬态电压值存储器
8113 7DA2             41             MOV    R5,#0A2H          ;方波的半周期计数器
8115 7E00             42             MOV    R6,#00H           ;方波幅度高低电平标志寄存器,为00H时输出低电平,为FFH时输出