📄 e_exam1.map.rpt
字号:
; Estimated Total logic elements ; 78 ;
; ; ;
; Total combinational functions ; 78 ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 40 ;
; -- 3 input functions ; 34 ;
; -- <=2 input functions ; 4 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 78 ;
; -- arithmetic mode ; 0 ;
; ; ;
; Total registers ; 0 ;
; -- Dedicated logic registers ; 0 ;
; -- I/O registers ; 0 ;
; ; ;
; I/O pins ; 53 ;
; Maximum fan-out node ; s[1] ;
; Maximum fan-out ; 15 ;
; Total fan-out ; 305 ;
; Average fan-out ; 2.33 ;
+---------------------------------------------+-------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------+--------------+
; Compilation Hierarchy Node ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------+--------------+
; |E_exam1 ; 78 (10) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 53 ; 0 ; |E_exam1 ; work ;
; |E_example1:u10| ; 14 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u10 ; work ;
; |E_7_seg:u9| ; 4 (4) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u10|E_7_seg:u9 ; work ;
; |E_multiplexer:u8| ; 10 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u10|E_multiplexer:u8 ; work ;
; |E_mux51:u5| ; 3 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u10|E_multiplexer:u8|E_mux51:u5 ; work ;
; |E_mux2:u4| ; 3 (3) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u10|E_multiplexer:u8|E_mux51:u5|E_mux2:u4 ; work ;
; |E_mux51:u6| ; 4 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u10|E_multiplexer:u8|E_mux51:u6 ; work ;
; |E_mux2:u4| ; 4 (4) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u10|E_multiplexer:u8|E_mux51:u6|E_mux2:u4 ; work ;
; |E_mux51:u7| ; 3 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u10|E_multiplexer:u8|E_mux51:u7 ; work ;
; |E_mux2:u4| ; 3 (3) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u10|E_multiplexer:u8|E_mux51:u7|E_mux2:u4 ; work ;
; |E_example1:u11| ; 15 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u11 ; work ;
; |E_7_seg:u9| ; 6 (6) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u11|E_7_seg:u9 ; work ;
; |E_multiplexer:u8| ; 9 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u11|E_multiplexer:u8 ; work ;
; |E_mux51:u5| ; 3 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u11|E_multiplexer:u8|E_mux51:u5 ; work ;
; |E_mux2:u4| ; 3 (3) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u11|E_multiplexer:u8|E_mux51:u5|E_mux2:u4 ; work ;
; |E_mux51:u6| ; 3 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u11|E_multiplexer:u8|E_mux51:u6 ; work ;
; |E_mux2:u4| ; 3 (3) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u11|E_multiplexer:u8|E_mux51:u6|E_mux2:u4 ; work ;
; |E_mux51:u7| ; 3 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u11|E_multiplexer:u8|E_mux51:u7 ; work ;
; |E_mux2:u4| ; 3 (3) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u11|E_multiplexer:u8|E_mux51:u7|E_mux2:u4 ; work ;
; |E_example1:u12| ; 13 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u12 ; work ;
; |E_7_seg:u9| ; 4 (4) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u12|E_7_seg:u9 ; work ;
; |E_multiplexer:u8| ; 9 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u12|E_multiplexer:u8 ; work ;
; |E_mux51:u5| ; 3 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u12|E_multiplexer:u8|E_mux51:u5 ; work ;
; |E_mux2:u4| ; 3 (3) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u12|E_multiplexer:u8|E_mux51:u5|E_mux2:u4 ; work ;
; |E_mux51:u6| ; 3 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u12|E_multiplexer:u8|E_mux51:u6 ; work ;
; |E_mux2:u4| ; 3 (3) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u12|E_multiplexer:u8|E_mux51:u6|E_mux2:u4 ; work ;
; |E_mux51:u7| ; 3 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u12|E_multiplexer:u8|E_mux51:u7 ; work ;
; |E_mux2:u4| ; 3 (3) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u12|E_multiplexer:u8|E_mux51:u7|E_mux2:u4 ; work ;
; |E_example1:u13| ; 13 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u13 ; work ;
; |E_7_seg:u9| ; 4 (4) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u13|E_7_seg:u9 ; work ;
; |E_multiplexer:u8| ; 9 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u13|E_multiplexer:u8 ; work ;
; |E_mux51:u5| ; 3 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u13|E_multiplexer:u8|E_mux51:u5 ; work ;
; |E_mux2:u4| ; 3 (3) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u13|E_multiplexer:u8|E_mux51:u5|E_mux2:u4 ; work ;
; |E_mux51:u6| ; 3 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u13|E_multiplexer:u8|E_mux51:u6 ; work ;
; |E_mux2:u4| ; 3 (3) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u13|E_multiplexer:u8|E_mux51:u6|E_mux2:u4 ; work ;
; |E_mux51:u7| ; 3 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u13|E_multiplexer:u8|E_mux51:u7 ; work ;
; |E_mux2:u4| ; 3 (3) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u13|E_multiplexer:u8|E_mux51:u7|E_mux2:u4 ; work ;
; |E_example1:u14| ; 13 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u14 ; work ;
; |E_7_seg:u9| ; 4 (4) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u14|E_7_seg:u9 ; work ;
; |E_multiplexer:u8| ; 9 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u14|E_multiplexer:u8 ; work ;
; |E_mux51:u5| ; 3 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u14|E_multiplexer:u8|E_mux51:u5 ; work ;
; |E_mux2:u4| ; 3 (3) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u14|E_multiplexer:u8|E_mux51:u5|E_mux2:u4 ; work ;
; |E_mux51:u6| ; 3 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u14|E_multiplexer:u8|E_mux51:u6 ; work ;
; |E_mux2:u4| ; 3 (3) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u14|E_multiplexer:u8|E_mux51:u6|E_mux2:u4 ; work ;
; |E_mux51:u7| ; 3 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u14|E_multiplexer:u8|E_mux51:u7 ; work ;
; |E_mux2:u4| ; 3 (3) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |E_exam1|E_example1:u14|E_multiplexer:u8|E_mux51:u7|E_mux2:u4 ; work ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+------------------------------------------------------+
; General Register Statistics ;
+----------------------------------------------+-------+
; Statistic ; Value ;
+----------------------------------------------+-------+
; Total registers ; 0 ;
; Number of registers using Synchronous Clear ; 0 ;
; Number of registers using Synchronous Load ; 0 ;
; Number of registers using Asynchronous Clear ; 0 ;
; Number of registers using Asynchronous Load ; 0 ;
; Number of registers using Clock Enable ; 0 ;
; Number of registers using Preset ; 0 ;
+----------------------------------------------+-------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed) ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------+
; 5:1 ; 3 bits ; 9 LEs ; 9 LEs ; 0 LEs ; No ; |E_exam1|E_example1:u11|E_multiplexer:u8|E_mux51:u6|E_mux2:u4|m ;
; 5:1 ; 3 bits ; 9 LEs ; 9 LEs ; 0 LEs ; No ; |E_exam1|E_example1:u10|E_multiplexer:u8|E_mux51:u6|E_mux2:u4|m ;
; 5:1 ; 3 bits ; 9 LEs ; 9 LEs ; 0 LEs ; No ; |E_exam1|E_example1:u12|E_multiplexer:u8|E_mux51:u6|E_mux2:u4|m ;
; 5:1 ; 3 bits ; 9 LEs ; 9 LEs ; 0 LEs ; No ; |E_exam1|E_example1:u13|E_multiplexer:u8|E_mux51:u6|E_mux2:u4|m ;
; 5:1 ; 3 bits ; 9 LEs ; 9 LEs ; 0 LEs ; No ; |E_exam1|E_example1:u14|E_multiplexer:u8|E_mux51:u6|E_mux2:u4|m ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------+
+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
Info: Version 8.0 Build 215 05/29/2008 SJ Full Version
Info: Processing started: Sun Jan 01 09:21:59 2006
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off E_exam1 -c E_exam1
Info: Found 2 design units, including 1 entities, in source file E_7_seg.vhd
Info: Found design unit 1: E_7_seg-Behavior
Info: Found entity 1: E_7_seg
Info: Found 2 design units, including 1 entities, in source file E_example1.vhd
Info: Found design unit 1: E_example1-Behavior
Info: Found entity 1: E_example1
Info: Found 2 design units, including 1 entities, in source file E_multiplexer.vhd
Info: Found design unit 1: E_multiplexer-Behavior
Info: Found entity 1: E_multiplexer
Info: Found 2 design units, including 1 entities, in source file E_mux2.vhd
Info: Found design unit 1: E_mux2-Behavior
Info: Found entity 1: E_mux2
Info: Found 2 design units, including 1 entities, in source file E_mux51.vhd
Info: Found design unit 1: E_mux51-Behavior
Info: Found entity 1: E_mux51
Info: Found 2 design units, including 1 entities, in source file E_exam1.vhd
Info: Found design unit 1: E_exam1-Behavior
Info: Found entity 1: E_exam1
Info: Elaborating entity "E_exam1" for the top level hierarchy
Info: Elaborating entity "E_example1" for hierarchy "E_example1:u10"
Info: Elaborating entity "E_multiplexer" for hierarchy "E_example1:u10|E_multiplexer:u8"
Info: Elaborating entity "E_mux51" for hierarchy "E_example1:u10|E_multiplexer:u8|E_mux51:u5"
Info: Elaborating entity "E_mux2" for hierarchy "E_example1:u10|E_multiplexer:u8|E_mux51:u5|E_mux2:u1"
Info: Elaborating entity "E_7_seg" for hierarchy "E_example1:u10|E_7_seg:u9"
Info: Implemented 131 device resources after synthesis - the final resource count might be different
Info: Implemented 18 input pins
Info: Implemented 35 output pins
Info: Implemented 78 logic cells
Info: Quartus II Analysis & Synthesis was successful. 0 errors, 0 warnings
Info: Peak virtual memory: 174 megabytes
Info: Processing ended: Sun Jan 01 09:22:05 2006
Info: Elapsed time: 00:00:06
Info: Total CPU time (on all processors): 00:00:04
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -