xianshi.tan.rpt
来自「这是一个给予FPGA的动态显示代码」· RPT 代码 · 共 314 行 · 第 1/5 页
RPT
314 行
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; sclk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'sclk' ;
+-------+------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 57.47 MHz ( period = 17.400 ns ) ; drive:comb_5|dc:comb_4|a ; drive:comb_5|com_drv[4] ; sclk ; sclk ; None ; None ; 13.800 ns ;
; N/A ; 57.47 MHz ( period = 17.400 ns ) ; drive:comb_5|dc:comb_4|a ; drive:comb_5|com_drv[14] ; sclk ; sclk ; None ; None ; 13.800 ns ;
; N/A ; 63.29 MHz ( period = 15.800 ns ) ; drive:comb_5|dc:comb_4|a ; drive:comb_5|com_drv[0] ; sclk ; sclk ; None ; None ; 12.200 ns ;
; N/A ; 63.29 MHz ( period = 15.800 ns ) ; drive:comb_5|dc:comb_4|a ; drive:comb_5|com_drv[2] ; sclk ; sclk ; None ; None ; 12.200 ns ;
; N/A ; 63.29 MHz ( period = 15.800 ns ) ; drive:comb_5|dc:comb_4|a ; drive:comb_5|com_drv[6] ; sclk ; sclk ; None ; None ; 12.200 ns ;
; N/A ; 63.29 MHz ( period = 15.800 ns ) ; drive:comb_5|dc:comb_4|a ; drive:comb_5|com_drv[8] ; sclk ; sclk ; None ; None ; 12.200 ns ;
; N/A ; 63.29 MHz ( period = 15.800 ns ) ; drive:comb_5|dc:comb_4|a ; drive:comb_5|com_drv[10] ; sclk ; sclk ; None ; None ; 12.200 ns ;
; N/A ; 63.29 MHz ( period = 15.800 ns ) ; drive:comb_5|dc:comb_4|a ; drive:comb_5|com_drv[12] ; sclk ; sclk ; None ; None ; 12.200 ns ;
; N/A ; 66.23 MHz ( period = 15.100 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|red_data[8] ; sclk ; sclk ; None ; None ; 11.500 ns ;
; N/A ; 66.23 MHz ( period = 15.100 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|red_data[9] ; sclk ; sclk ; None ; None ; 11.500 ns ;
; N/A ; 66.23 MHz ( period = 15.100 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|grn_data[2] ; sclk ; sclk ; None ; None ; 11.500 ns ;
; N/A ; 66.23 MHz ( period = 15.100 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|grn_data[8] ; sclk ; sclk ; None ; None ; 11.500 ns ;
; N/A ; 66.23 MHz ( period = 15.100 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|grn_data[9] ; sclk ; sclk ; None ; None ; 11.500 ns ;
; N/A ; 66.23 MHz ( period = 15.100 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|grn_data[14] ; sclk ; sclk ; None ; None ; 11.500 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|red_data[0] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|red_data[1] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|red_data[2] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|red_data[3] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|red_data[4] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|red_data[7] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|red_data[11] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|red_data[12] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|red_data[15] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|grn_data[0] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|grn_data[1] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|grn_data[3] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|grn_data[7] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|grn_data[11] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|grn_data[12] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|grn_data[15] ; sclk ; sclk ; None ; None ; 11.400 ns ;
; N/A ; 67.11 MHz ( period = 14.900 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|red_data[10] ; sclk ; sclk ; None ; None ; 11.300 ns ;
; N/A ; 67.11 MHz ( period = 14.900 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|red_data[13] ; sclk ; sclk ; None ; None ; 11.300 ns ;
; N/A ; 67.11 MHz ( period = 14.900 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|red_data[14] ; sclk ; sclk ; None ; None ; 11.300 ns ;
; N/A ; 67.11 MHz ( period = 14.900 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|grn_data[10] ; sclk ; sclk ; None ; None ; 11.300 ns ;
; N/A ; 67.11 MHz ( period = 14.900 ns ) ; drive:comb_5|dc:comb_4|a ; led_latcha:comb_6|grn_data[13] ; sclk ; sclk ; None ; None ; 11.300 ns ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?