xianshi.fit.rpt

这是一个给予FPGA的动态显示代码

+--------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+-------------------------------------+
; All Package Pins                    ;
+-------+--------------+--------------+
; Pin # ; Usage        ; I/O Standard ;
+-------+--------------+--------------+
; 1     ; #TCK         ;              ;
; 2     ; ^CONF_DONE   ;              ;
; 3     ; ^nCEO        ;              ;
; 4     ; #TDO         ;              ;
; 5     ; VCC_IO       ;              ;
; 6     ; VCC_INT      ;              ;
; 7     ; grn_data[7]  ; TTL          ;
; 8     ; GND*         ;              ;
; 9     ; com_drv[11]  ; TTL          ;
; 10    ; GND*         ;              ;
; 11    ; com_drv[8]   ; TTL          ;
; 12    ; r_data[3]    ; TTL          ;
; 13    ; com_drv[0]   ; TTL          ;
; 14    ; grn_data[12] ; TTL          ;
; 15    ; com_drv[4]   ; TTL          ;
; 16    ; GND*         ;              ;
; 17    ; com_drv[15]  ; TTL          ;
; 18    ; com_drv[5]   ; TTL          ;
; 19    ; com_drv[1]   ; TTL          ;
; 20    ; GND_IO       ;              ;
; 21    ; GND_INT      ;              ;
; 22    ; VCC_IO       ;              ;
; 23    ; VCC_INT      ;              ;
; 24    ; GND*         ;              ;
; 25    ; GND*         ;              ;
; 26    ; GND*         ;              ;
; 27    ; GND*         ;              ;
; 28    ; com_drv[2]   ; TTL          ;
; 29    ; GND*         ;              ;
; 30    ; GND*         ;              ;
; 31    ; GND*         ;              ;
; 32    ; GND_IO       ;              ;
; 33    ; GND_INT      ;              ;
; 34    ; VCC_IO       ;              ;
; 35    ; VCC_INT      ;              ;
; 36    ; GND*         ;              ;
; 37    ; grn_data[2]  ; TTL          ;
; 38    ; grn_data[0]  ; TTL          ;
; 39    ; GND*         ;              ;
; 40    ; GND*         ;              ;
; 41    ; GND*         ;              ;
; 42    ; VCC_IO       ;              ;
; 43    ; VCC_INT      ;              ;
; 44    ; GND*         ;              ;
; 45    ; GND*         ;              ;
; 46    ; GND*         ;              ;
; 47    ; GND*         ;              ;
; 48    ; GND_IO       ;              ;
; 49    ; GND_INT      ;              ;
; 50    ; #TMS         ;              ;
; 51    ; #TRST        ;              ;
; 52    ; ^nSTATUS     ;              ;
; 53    ; GND*         ;              ;
; 54    ; r_data[13]   ; TTL          ;
; 55    ; GND*         ;              ;
; 56    ; GND*         ;              ;
; 57    ; GND*         ;              ;
; 58    ; re           ; TTL          ;
; 59    ; GND_IO       ;              ;
; 60    ; GND*         ;              ;
; 61    ; GND*         ;              ;
; 62    ; GND*         ;              ;
; 63    ; r_add[0]     ; TTL          ;
; 64    ; GND*         ;              ;
; 65    ; GND*         ;              ;
; 66    ; VCC_IO       ;              ;
; 67    ; led_clk      ; TTL          ;
; 68    ; GND*         ;              ;
; 69    ; GND*         ;              ;
; 70    ; com_drv[12]  ; TTL          ;
; 71    ; GND*         ;              ;
; 72    ; GND_IO       ;              ;
; 73    ; com_drv[10]  ; TTL          ;
; 74    ; GND*         ;              ;
; 75    ; GND*         ;              ;
; 76    ; VCC_INT      ;              ;
; 77    ; VCC_INT      ;              ;
; 78    ; r_add[4]     ; TTL          ;
; 79    ; sclk         ; TTL          ;
; 80    ; r_add[3]     ; TTL          ;
; 81    ; GND_INT      ;              ;
; 82    ; GND_INT      ;              ;
; 83    ; GND*         ;              ;
; 84    ; VCC_IO       ;              ;
; 85    ; red_data[9]  ; TTL          ;
; 86    ; red_data[8]  ; TTL          ;
; 87    ; r_data[7]    ; TTL          ;
; 88    ; GND*         ;              ;
; 89    ; r_data[5]    ; TTL          ;
; 90    ; red_data[3]  ; TTL          ;
; 91    ; GND_IO       ;              ;
; 92    ; GND*         ;              ;
; 93    ; grn_data[3]  ; TTL          ;
; 94    ; grn_data[15] ; TTL          ;
; 95    ; GND*         ;              ;
; 96    ; r_data[9]    ; TTL          ;
; 97    ; GND*         ;              ;
; 98    ; VCC_IO       ;              ;
; 99    ; r_data[8]    ; TTL          ;
; 100   ; r_data[2]    ; TTL          ;
; 101   ; r_data[6]    ; TTL          ;
; 102   ; GND*         ;              ;
; 103   ; red_data[11] ; TTL          ;
; 104   ; r_data[15]   ; TTL          ;
; 105   ; ^nCONFIG     ;              ;
; 106   ; VCC_INT      ;              ;
; 107   ; ^MSEL1       ;              ;
; 108   ; ^MSEL0       ;              ;
; 109   ; VCC_INT      ;              ;
; 110   ; VCC_IO       ;              ;
; 111   ; GND*         ;              ;
; 112   ; GND*         ;              ;
; 113   ; red_data[2]  ; TTL          ;
; 114   ; GND*         ;              ;
; 115   ; grn_data[1]  ; TTL          ;
; 116   ; grn_data[6]  ; TTL          ;
; 117   ; VCC_INT      ;              ;
; 118   ; VCC_IO       ;              ;
; 119   ; GND*         ;              ;
; 120   ; grn_data[10] ; TTL          ;
; 121   ; GND*         ;              ;
; 122   ; red_data[13] ; TTL          ;
; 123   ; GND_INT      ;              ;
; 124   ; GND_IO       ;              ;
; 125   ; GND*         ;              ;
; 126   ; GND*         ;              ;
; 127   ; GND*         ;              ;
; 128   ; red_data[7]  ; TTL          ;
; 129   ; GND_INT      ;              ;
; 130   ; GND_IO       ;              ;
; 131   ; red_data[5]  ; TTL          ;
; 132   ; GND*         ;              ;
; 133   ; GND*         ;              ;
; 134   ; GND*         ;              ;
; 135   ; grn_data[13] ; TTL          ;
; 136   ; com_drv[3]   ; TTL          ;
; 137   ; VCC_INT      ;              ;
; 138   ; VCC_IO       ;              ;
; 139   ; grn_data[9]  ; TTL          ;
; 140   ; grn_data[5]  ; TTL          ;
; 141   ; grn_data[14] ; TTL          ;
; 142   ; grn_data[4]  ; TTL          ;
; 143   ; red_data[15] ; TTL          ;
; 144   ; red_data[0]  ; TTL          ;
; 145   ; VCC_INT      ;              ;
; 146   ; VCC_IO       ;              ;
; 147   ; GND*         ;              ;
; 148   ; grn_data[11] ; TTL          ;
; 149   ; red_data[14] ; TTL          ;
; 150   ; red_data[10] ; TTL          ;
; 151   ; GND_INT      ;              ;
; 152   ; GND_IO       ;              ;
; 153   ; #TDI         ;              ;
; 154   ; ^nCE         ;              ;
; 155   ; ^DCLK        ;              ;
; 156   ; ^DATA0       ;              ;
; 157   ; com_drv[7]   ; TTL          ;
; 158   ; GND*         ;              ;
; 159   ; GND*         ;              ;
; 160   ; red_data[1]  ; TTL          ;
; 161   ; GND*         ;              ;
; 162   ; r_data[10]   ; TTL          ;
; 163   ; GND*         ;              ;
; 164   ; GND*         ;              ;
; 165   ; VCC_IO       ;              ;
; 166   ; r_data[14]   ; TTL          ;
; 167   ; GND*         ;              ;
; 168   ; red_data[6]  ; TTL          ;
; 169   ; GND*         ;              ;
; 170   ; r_data[4]    ; TTL          ;
; 171   ; GND_IO       ;              ;
; 172   ; red_data[4]  ; TTL          ;
; 173   ; GND*         ;              ;
; 174   ; r_data[0]    ; TTL          ;
; 175   ; r_data[1]    ; TTL          ;
; 176   ; r_data[11]   ; TTL          ;
; 177   ; grn_data[8]  ; TTL          ;
; 178   ; VCC_IO       ;              ;
; 179   ; GND*         ;              ;
; 180   ; GND*         ;              ;
; 181   ; VCC_INT      ;              ;
; 182   ; work         ; TTL          ;
; 183   ; r_add[2]     ; TTL          ;
; 184   ; xrst         ; TTL          ;
; 185   ; GND_INT      ;              ;
; 186   ; com_drv[13]  ; TTL          ;
; 187   ; GND*         ;              ;
; 188   ; GND_IO       ;              ;
; 189   ; com_drv[6]   ; TTL          ;