📄 at91cap9.h
字号:
#define AT91C_TRC_7 (0x7 << 12) // (SDDRC) Value : 7
#define AT91C_TRC_8 (0x8 << 12) // (SDDRC) Value : 8
#define AT91C_TRC_9 (0x9 << 12) // (SDDRC) Value : 9
#define AT91C_TRC_10 (0xA << 12) // (SDDRC) Value : 10
#define AT91C_TRC_11 (0xB << 12) // (SDDRC) Value : 11
#define AT91C_TRC_12 (0xC << 12) // (SDDRC) Value : 12
#define AT91C_TRC_13 (0xD << 12) // (SDDRC) Value : 13
#define AT91C_TRC_14 (0xE << 12) // (SDDRC) Value : 14
#define AT91C_TRC_15 (0xF << 12) // (SDDRC) Value : 15
#define AT91C_TRP (0xF << 16) // (SDDRC)
#define AT91C_TRP_0 (0x0 << 16) // (SDDRC) Value : 0
#define AT91C_TRP_1 (0x1 << 16) // (SDDRC) Value : 1
#define AT91C_TRP_2 (0x2 << 16) // (SDDRC) Value : 2
#define AT91C_TRP_3 (0x3 << 16) // (SDDRC) Value : 3
#define AT91C_TRP_4 (0x4 << 16) // (SDDRC) Value : 4
#define AT91C_TRP_5 (0x5 << 16) // (SDDRC) Value : 5
#define AT91C_TRP_6 (0x6 << 16) // (SDDRC) Value : 6
#define AT91C_TRP_7 (0x7 << 16) // (SDDRC) Value : 7
#define AT91C_TRP_8 (0x8 << 16) // (SDDRC) Value : 8
#define AT91C_TRP_9 (0x9 << 16) // (SDDRC) Value : 9
#define AT91C_TRP_10 (0xA << 16) // (SDDRC) Value : 10
#define AT91C_TRP_11 (0xB << 16) // (SDDRC) Value : 11
#define AT91C_TRP_12 (0xC << 16) // (SDDRC) Value : 12
#define AT91C_TRP_13 (0xD << 16) // (SDDRC) Value : 13
#define AT91C_TRP_14 (0xE << 16) // (SDDRC) Value : 14
#define AT91C_TRP_15 (0xF << 16) // (SDDRC) Value : 15
#define AT91C_TRRD (0xF << 20) // (SDDRC)
#define AT91C_TRRD_0 (0x0 << 20) // (SDDRC) Value : 0
#define AT91C_TRRD_1 (0x1 << 20) // (SDDRC) Value : 1
#define AT91C_TRRD_2 (0x2 << 20) // (SDDRC) Value : 2
#define AT91C_TRRD_3 (0x3 << 20) // (SDDRC) Value : 3
#define AT91C_TRRD_4 (0x4 << 20) // (SDDRC) Value : 4
#define AT91C_TRRD_5 (0x5 << 20) // (SDDRC) Value : 5
#define AT91C_TRRD_6 (0x6 << 20) // (SDDRC) Value : 6
#define AT91C_TRRD_7 (0x7 << 20) // (SDDRC) Value : 7
#define AT91C_TRRD_8 (0x8 << 20) // (SDDRC) Value : 8
#define AT91C_TRRD_9 (0x9 << 20) // (SDDRC) Value : 9
#define AT91C_TRRD_10 (0xA << 20) // (SDDRC) Value : 10
#define AT91C_TRRD_11 (0xB << 20) // (SDDRC) Value : 11
#define AT91C_TRRD_12 (0xC << 20) // (SDDRC) Value : 12
#define AT91C_TRRD_13 (0xD << 20) // (SDDRC) Value : 13
#define AT91C_TRRD_14 (0xE << 20) // (SDDRC) Value : 14
#define AT91C_TRRD_15 (0xF << 20) // (SDDRC) Value : 15
#define AT91C_TWTR (0x1 << 24) // (SDDRC)
#define AT91C_TWTR_0 (0x0 << 24) // (SDDRC) Value : 0
#define AT91C_TWTR_1 (0x1 << 24) // (SDDRC) Value : 1
#define AT91C_TMRD (0xF << 28) // (SDDRC)
#define AT91C_TMRD_0 (0x0 << 28) // (SDDRC) Value : 0
#define AT91C_TMRD_1 (0x1 << 28) // (SDDRC) Value : 1
#define AT91C_TMRD_2 (0x2 << 28) // (SDDRC) Value : 2
#define AT91C_TMRD_3 (0x3 << 28) // (SDDRC) Value : 3
#define AT91C_TMRD_4 (0x4 << 28) // (SDDRC) Value : 4
#define AT91C_TMRD_5 (0x5 << 28) // (SDDRC) Value : 5
#define AT91C_TMRD_6 (0x6 << 28) // (SDDRC) Value : 6
#define AT91C_TMRD_7 (0x7 << 28) // (SDDRC) Value : 7
#define AT91C_TMRD_8 (0x8 << 28) // (SDDRC) Value : 8
#define AT91C_TMRD_9 (0x9 << 28) // (SDDRC) Value : 9
#define AT91C_TMRD_10 (0xA << 28) // (SDDRC) Value : 10
#define AT91C_TMRD_11 (0xB << 28) // (SDDRC) Value : 11
#define AT91C_TMRD_12 (0xC << 28) // (SDDRC) Value : 12
#define AT91C_TMRD_13 (0xD << 28) // (SDDRC) Value : 13
#define AT91C_TMRD_14 (0xE << 28) // (SDDRC) Value : 14
#define AT91C_TMRD_15 (0xF << 28) // (SDDRC) Value : 15
// -------- SDDRC_T1PR : (SDDRC Offset: 0x10) --------
#define AT91C_TRFC (0x1F << 0) // (SDDRC)
#define AT91C_TRFC_0 (0x0) // (SDDRC) Value : 0
#define AT91C_TRFC_1 (0x1) // (SDDRC) Value : 1
#define AT91C_TRFC_2 (0x2) // (SDDRC) Value : 2
#define AT91C_TRFC_3 (0x3) // (SDDRC) Value : 3
#define AT91C_TRFC_4 (0x4) // (SDDRC) Value : 4
#define AT91C_TRFC_5 (0x5) // (SDDRC) Value : 5
#define AT91C_TRFC_6 (0x6) // (SDDRC) Value : 6
#define AT91C_TRFC_7 (0x7) // (SDDRC) Value : 7
#define AT91C_TRFC_8 (0x8) // (SDDRC) Value : 8
#define AT91C_TRFC_9 (0x9) // (SDDRC) Value : 9
#define AT91C_TRFC_10 (0xA) // (SDDRC) Value : 10
#define AT91C_TRFC_11 (0xB) // (SDDRC) Value : 11
#define AT91C_TRFC_12 (0xC) // (SDDRC) Value : 12
#define AT91C_TRFC_13 (0xD) // (SDDRC) Value : 13
#define AT91C_TRFC_14 (0xE) // (SDDRC) Value : 14
#define AT91C_TRFC_15 (0xF) // (SDDRC) Value : 15
#define AT91C_TRFC_16 (0x10) // (SDDRC) Value : 16
#define AT91C_TRFC_17 (0x11) // (SDDRC) Value : 17
#define AT91C_TRFC_18 (0x12) // (SDDRC) Value : 18
#define AT91C_TRFC_19 (0x13) // (SDDRC) Value : 19
#define AT91C_TRFC_20 (0x14) // (SDDRC) Value : 20
#define AT91C_TRFC_21 (0x15) // (SDDRC) Value : 21
#define AT91C_TRFC_22 (0x16) // (SDDRC) Value : 22
#define AT91C_TRFC_23 (0x17) // (SDDRC) Value : 23
#define AT91C_TRFC_24 (0x18) // (SDDRC) Value : 24
#define AT91C_TRFC_25 (0x19) // (SDDRC) Value : 25
#define AT91C_TRFC_26 (0x1A) // (SDDRC) Value : 26
#define AT91C_TRFC_27 (0x1B) // (SDDRC) Value : 27
#define AT91C_TRFC_28 (0x1C) // (SDDRC) Value : 28
#define AT91C_TRFC_29 (0x1D) // (SDDRC) Value : 29
#define AT91C_TRFC_30 (0x1E) // (SDDRC) Value : 30
#define AT91C_TRFC_31 (0x1F) // (SDDRC) Value : 31
#define AT91C_TXSNR (0xFF << 8) // (SDDRC)
#define AT91C_TXSNR_0 (0x0 << 8) // (SDDRC) Value : 0
#define AT91C_TXSNR_1 (0x1 << 8) // (SDDRC) Value : 1
#define AT91C_TXSNR_2 (0x2 << 8) // (SDDRC) Value : 2
#define AT91C_TXSNR_3 (0x3 << 8) // (SDDRC) Value : 3
#define AT91C_TXSNR_4 (0x4 << 8) // (SDDRC) Value : 4
#define AT91C_TXSNR_5 (0x5 << 8) // (SDDRC) Value : 5
#define AT91C_TXSNR_6 (0x6 << 8) // (SDDRC) Value : 6
#define AT91C_TXSNR_7 (0x7 << 8) // (SDDRC) Value : 7
#define AT91C_TXSNR_8 (0x8 << 8) // (SDDRC) Value : 8
#define AT91C_TXSNR_9 (0x9 << 8) // (SDDRC) Value : 9
#define AT91C_TXSNR_10 (0xA << 8) // (SDDRC) Value : 10
#define AT91C_TXSNR_11 (0xB << 8) // (SDDRC) Value : 11
#define AT91C_TXSNR_12 (0xC << 8) // (SDDRC) Value : 12
#define AT91C_TXSNR_13 (0xD << 8) // (SDDRC) Value : 13
#define AT91C_TXSNR_14 (0xE << 8) // (SDDRC) Value : 14
#define AT91C_TXSNR_15 (0xF << 8) // (SDDRC) Value : 15
#define AT91C_TXSRD (0xFF << 16) // (SDDRC)
#define AT91C_TXSRD_0 (0x0 << 16) // (SDDRC) Value : 0
#define AT91C_TXSRD_1 (0x1 << 16) // (SDDRC) Value : 1
#define AT91C_TXSRD_2 (0x2 << 16) // (SDDRC) Value : 2
#define AT91C_TXSRD_3 (0x3 << 16) // (SDDRC) Value : 3
#define AT91C_TXSRD_4 (0x4 << 16) // (SDDRC) Value : 4
#define AT91C_TXSRD_5 (0x5 << 16) // (SDDRC) Value : 5
#define AT91C_TXSRD_6 (0x6 << 16) // (SDDRC) Value : 6
#define AT91C_TXSRD_7 (0x7 << 16) // (SDDRC) Value : 7
#define AT91C_TXSRD_8 (0x8 << 16) // (SDDRC) Value : 8
#define AT91C_TXSRD_9 (0x9 << 16) // (SDDRC) Value : 9
#define AT91C_TXSRD_10 (0xA << 16) // (SDDRC) Value : 10
#define AT91C_TXSRD_11 (0xB << 16) // (SDDRC) Value : 11
#define AT91C_TXSRD_12 (0xC << 16) // (SDDRC) Value : 12
#define AT91C_TXSRD_13 (0xD << 16) // (SDDRC) Value : 13
#define AT91C_TXSRD_14 (0xE << 16) // (SDDRC) Value : 14
#define AT91C_TXSRD_15 (0xF << 16) // (SDDRC) Value : 15
#define AT91C_TXP (0xF << 24) // (SDDRC)
#define AT91C_TXP_0 (0x0 << 24) // (SDDRC) Value : 0
#define AT91C_TXP_1 (0x1 << 24) // (SDDRC) Value : 1
#define AT91C_TXP_2 (0x2 << 24) // (SDDRC) Value : 2
#define AT91C_TXP_3 (0x3 << 24) // (SDDRC) Value : 3
#define AT91C_TXP_4 (0x4 << 24) // (SDDRC) Value : 4
#define AT91C_TXP_5 (0x5 << 24) // (SDDRC) Value : 5
#define AT91C_TXP_6 (0x6 << 24) // (SDDRC) Value : 6
#define AT91C_TXP_7 (0x7 << 24) // (SDDRC) Value : 7
#define AT91C_TXP_8 (0x8 << 24) // (SDDRC) Value : 8
#define AT91C_TXP_9 (0x9 << 24) // (SDDRC) Value : 9
#define AT91C_TXP_10 (0xA << 24) // (SDDRC) Value : 10
#define AT91C_TXP_11 (0xB << 24) // (SDDRC) Value : 11
#define AT91C_TXP_12 (0xC << 24) // (SDDRC) Value : 12
#define AT91C_TXP_13 (0xD << 24) // (SDDRC) Value : 13
#define AT91C_TXP_14 (0xE << 24) // (SDDRC) Value : 14
#define AT91C_TXP_15 (0xF << 24) // (SDDRC) Value : 15
// -------- SDDRC_HS : (SDDRC Offset: 0x14) --------
#define AT91C_DA (0x1 << 0) // (SDDRC)
#define AT91C_OVL (0x1 << 1) // (SDDRC)
// -------- SDDRC_LPR : (SDDRC Offset: 0x18) --------
#define AT91C_LPCB (0x3 << 0) // (SDDRC)
#define AT91C_PASR (0x7 << 4) // (SDDRC)
#define AT91C_LP_TRC (0x3 << 8) // (SDDRC)
#define AT91C_DS (0x3 << 10) // (SDDRC)
#define AT91C_TIMEOUT (0x3 << 12) // (SDDRC)
// -------- SDDRC_MDR : (SDDRC Offset: 0x1c) --------
#define AT91C_MD (0x3 << 0) // (SDDRC)
#define AT91C_MD_SDR_SDRAM (0x0) // (SDDRC) SDR_SDRAM
#define AT91C_MD_LP_SDR_SDRAM (0x1) // (SDDRC) Low Power SDR_SDRAM
#define AT91C_MD_DDR_SDRAM (0x2) // (SDDRC) DDR_SDRAM
#define AT91C_MD_LP_DDR_SDRAM (0x3) // (SDDRC) Low Power DDR_SDRAM
#define AT91C_B16MODE (0x1 << 4) // (SDDRC)
#define AT91C_B16MODE_32_BITS (0x0 << 4) // (SDDRC) 32 Bits datas bus
#define AT91C_B16MODE_16_BITS (0x1 << 4) // (SDDRC) 16 Bits datas bus
// *****************************************************************************
// SOFTWARE API DEFINITION FOR Static Memory Controller Interface
// *****************************************************************************
#ifndef __ASSEMBLY__
typedef struct _AT91S_SMC {
AT91_REG SMC_SETUP0; // Setup Register for CS 0
AT91_REG SMC_PULSE0; // Pulse Register for CS 0
AT91_REG SMC_CYCLE0; // Cycle Register for CS 0
AT91_REG SMC_CTRL0; // Control Register for CS 0
AT91_REG SMC_SETUP1; // Setup Register for CS 1
AT91_REG SMC_PULSE1; // Pulse Register for CS 1
AT91_REG SMC_CYCLE1; // Cycle Register for CS 1
AT91_REG SMC_CTRL1; // Control Register for CS 1
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -