clk.sim.rpt

来自「一个时钟计数器」· RPT 代码 · 共 424 行 · 第 1/5 页

; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0             ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]               ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~1                             ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~1                                  ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~2                             ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~2                                  ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|datab_node[3]~1                 ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|datab_node[3]~1                      ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|datab_node[3]                   ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|datab_node[3]                        ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|datab_node[2]                   ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|datab_node[2]                        ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|datab_node[1]                   ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~1             ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~1                  ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~2             ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~2                  ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~3             ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~3                  ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]               ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]                    ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]               ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                    ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~4                             ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~4                                  ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~5                             ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~5                                  ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~6                             ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~6                                  ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~7                             ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~7                                  ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~8                             ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~8                                  ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~9                             ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~9                                  ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~10                            ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~10                                 ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~11                            ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~11                                 ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~12                            ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~12                                 ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~13                            ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~13                                 ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~14                            ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~14                                 ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~15                            ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|_~15                                 ; out0             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[3] ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; sout             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[2] ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[2] ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[1] ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[0] ; |clk|fen60:u3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |clk|fen24:u4|lpm_add_sub:Add1|result_node[0]                                ; |clk|fen24:u4|lpm_add_sub:Add1|result_node[0]                                     ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|result_node[1]                                ; |clk|fen24:u4|lpm_add_sub:Add1|result_node[1]                                     ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|result_node[2]                                ; |clk|fen24:u4|lpm_add_sub:Add1|result_node[2]                                     ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|result_node[3]                                ; |clk|fen24:u4|lpm_add_sub:Add1|result_node[3]                                     ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                 ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|datab_node[0]                   ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|datab_node[0]                        ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0             ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]               ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~0                             ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~0                                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~1                             ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~1                                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~2                             ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~2                                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~3                             ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~3                                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|datab_node[3]~1                 ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|datab_node[3]~1                      ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|datab_node[3]                   ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|datab_node[3]                        ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|datab_node[2]                   ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|datab_node[2]                        ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|datab_node[1]                   ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~1             ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~1                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~2             ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~2                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~3             ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~3                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]               ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]                    ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]               ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                    ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]               ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~4                             ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~4                                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~5                             ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~5                                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~6                             ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~6                                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~7                             ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~7                                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~8                             ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~8                                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~9                             ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~9                                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~10                            ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~10                                 ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~11                            ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~11                                 ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~12                            ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~12                                 ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~13                            ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~13                                 ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~14                            ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~14                                 ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~15                            ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|_~15                                 ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[3] ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; sout             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[2] ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[2] ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[1] ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[1] ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[0] ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[0] ; |clk|fen24:u4|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |clk|fen24:u4|lpm_add_sub:Add0|result_node[0]                                ; |clk|fen24:u4|lpm_add_sub:Add0|result_node[0]                                     ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add0|result_node[1]                                ; |clk|fen24:u4|lpm_add_sub:Add0|result_node[1]                                     ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add0|result_node[2]                                ; |clk|fen24:u4|lpm_add_sub:Add0|result_node[2]                                     ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add0|result_node[3]                                ; |clk|fen24:u4|lpm_add_sub:Add0|result_node[3]                                     ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                 ; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|datab_node[0]                   ; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0             ; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]               ; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|_~0                             ; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|_~0                                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|_~1                             ; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|_~1                                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|_~2                             ; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|_~2                                  ; out0             ;
; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|_~3                             ; |clk|fen24:u4|lpm_add_sub:Add0|addcore:adder|_~3                                  ; out0             ;