e-try.tan.rpt

频率计编程 看看吧第一次先贴希望对大家有用

; tsu                                                                                       ;
+-------+--------------+------------+-----------+--------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From      ; To                             ; To Clock ;
+-------+--------------+------------+-----------+--------------------------------+----------+
; N/A   ; None         ; 0.796 ns   ; KEY7279   ; FPGA_7279:inst|key_7279[0]     ; SYS_CLK  ;
; N/A   ; None         ; 0.692 ns   ; KEY7279   ; FPGA_7279:inst|key_7279[7]     ; SYS_CLK  ;
; N/A   ; None         ; 0.692 ns   ; KEY7279   ; FPGA_7279:inst|key_7279[6]     ; SYS_CLK  ;
; N/A   ; None         ; 0.692 ns   ; KEY7279   ; FPGA_7279:inst|key_7279[5]     ; SYS_CLK  ;
; N/A   ; None         ; 0.692 ns   ; KEY7279   ; FPGA_7279:inst|key_7279[4]     ; SYS_CLK  ;
; N/A   ; None         ; 0.692 ns   ; KEY7279   ; FPGA_7279:inst|key_7279[3]     ; SYS_CLK  ;
; N/A   ; None         ; 0.692 ns   ; KEY7279   ; FPGA_7279:inst|key_7279[2]     ; SYS_CLK  ;
; N/A   ; None         ; 0.692 ns   ; KEY7279   ; FPGA_7279:inst|key_7279[1]     ; SYS_CLK  ;
; N/A   ; None         ; 0.240 ns   ; KEY7279   ; FPGA_7279:inst|seg_cnt[2]      ; SYS_CLK  ;
; N/A   ; None         ; 0.240 ns   ; KEY7279   ; FPGA_7279:inst|seg_cnt[1]      ; SYS_CLK  ;
; N/A   ; None         ; 0.169 ns   ; SYS_RST_N ; div:inst1|clk_tmp              ; SYS_CLK  ;
; N/A   ; None         ; -0.257 ns  ; SYS_RST_N ; div:inst6|clk_tmp              ; SYS_CLK  ;
; N/A   ; None         ; -0.261 ns  ; SYS_RST_N ; div:inst7|clk_tmp              ; SYS_CLK  ;
; N/A   ; None         ; -0.288 ns  ; KEY7279   ; FPGA_7279:inst|DAT7279~reg0    ; SYS_CLK  ;
; N/A   ; None         ; -0.288 ns  ; KEY7279   ; FPGA_7279:inst|process0~1      ; SYS_CLK  ;
; N/A   ; None         ; -1.333 ns  ; KEY7279   ; FPGA_7279:inst|cmd_tmp[2]      ; SYS_CLK  ;
; N/A   ; None         ; -1.491 ns  ; KEY7279   ; FPGA_7279:inst|cmd_tmp[7]      ; SYS_CLK  ;
; N/A   ; None         ; -1.568 ns  ; DAT7279   ; FPGA_7279:inst|key_7279_tmp[2] ; SYS_CLK  ;
; N/A   ; None         ; -1.571 ns  ; DAT7279   ; FPGA_7279:inst|key_7279_tmp[4] ; SYS_CLK  ;
; N/A   ; None         ; -1.573 ns  ; DAT7279   ; FPGA_7279:inst|key_7279_tmp[1] ; SYS_CLK  ;
; N/A   ; None         ; -1.574 ns  ; DAT7279   ; FPGA_7279:inst|key_7279_tmp[3] ; SYS_CLK  ;
; N/A   ; None         ; -1.851 ns  ; KEY7279   ; FPGA_7279:inst|seg_cnt[0]      ; SYS_CLK  ;
; N/A   ; None         ; -1.852 ns  ; KEY7279   ; FPGA_7279:inst|cmd_tmp[1]      ; SYS_CLK  ;
; N/A   ; None         ; -1.854 ns  ; KEY7279   ; FPGA_7279:inst|data_start      ; SYS_CLK  ;
; N/A   ; None         ; -1.855 ns  ; KEY7279   ; FPGA_7279:inst|cmd_tmp[0]      ; SYS_CLK  ;
; N/A   ; None         ; -2.051 ns  ; DAT7279   ; FPGA_7279:inst|key_7279_tmp[7] ; SYS_CLK  ;
; N/A   ; None         ; -2.053 ns  ; DAT7279   ; FPGA_7279:inst|key_7279_tmp[6] ; SYS_CLK  ;
; N/A   ; None         ; -2.054 ns  ; DAT7279   ; FPGA_7279:inst|key_7279_tmp[5] ; SYS_CLK  ;
; N/A   ; None         ; -2.058 ns  ; DAT7279   ; FPGA_7279:inst|key_7279_tmp[0] ; SYS_CLK  ;
; N/A   ; None         ; -4.416 ns  ; SYS_RST_N ; FPGA_7279:inst|key_7279_tmp[2] ; SYS_CLK  ;
; N/A   ; None         ; -4.496 ns  ; SYS_RST_N ; FPGA_7279:inst|cmd_tmp[0]      ; SYS_CLK  ;
; N/A   ; None         ; -4.496 ns  ; SYS_RST_N ; FPGA_7279:inst|cmd_tmp[1]      ; SYS_CLK  ;
; N/A   ; None         ; -4.550 ns  ; SYS_RST_N ; FPGA_7279:inst|key_7279_tmp[3] ; SYS_CLK  ;
; N/A   ; None         ; -4.561 ns  ; SYS_RST_N ; FPGA_7279:inst|key_7279_tmp[1] ; SYS_CLK  ;
; N/A   ; None         ; -4.571 ns  ; SYS_RST_N ; FPGA_7279:inst|key_7279_tmp[4] ; SYS_CLK  ;
; N/A   ; None         ; -4.911 ns  ; SYS_RST_N ; FPGA_7279:inst|seg_cnt[2]      ; SYS_CLK  ;
; N/A   ; None         ; -4.911 ns  ; SYS_RST_N ; FPGA_7279:inst|seg_cnt[1]      ; SYS_CLK  ;
; N/A   ; None         ; -4.995 ns  ; SYS_RST_N ; FPGA_7279:inst|delay_cnt[0]    ; SYS_CLK  ;
; N/A   ; None         ; -5.312 ns  ; SYS_RST_N ; FPGA_7279:inst|cmd_tmp[2]      ; SYS_CLK  ;
; N/A   ; None         ; -5.312 ns  ; SYS_RST_N ; FPGA_7279:inst|cmd_tmp[7]      ; SYS_CLK  ;
; N/A   ; None         ; -5.338 ns  ; SYS_RST_N ; FPGA_7279:inst|sdata_cnt[2]    ; SYS_CLK  ;
; N/A   ; None         ; -5.342 ns  ; SYS_RST_N ; FPGA_7279:inst|scmd_cnt[1]     ; SYS_CLK  ;
; N/A   ; None         ; -5.342 ns  ; SYS_RST_N ; FPGA_7279:inst|scmd_cnt[0]     ; SYS_CLK  ;
; N/A   ; None         ; -5.408 ns  ; SYS_RST_N ; FPGA_7279:inst|key_7279_tmp[0] ; SYS_CLK  ;
; N/A   ; None         ; -5.423 ns  ; SYS_RST_N ; FPGA_7279:inst|key_7279_tmp[6] ; SYS_CLK  ;
; N/A   ; None         ; -5.517 ns  ; SYS_RST_N ; FPGA_7279:inst|delay_cnt[1]    ; SYS_CLK  ;
; N/A   ; None         ; -5.542 ns  ; SYS_RST_N ; FPGA_7279:inst|key_7279_tmp[7] ; SYS_CLK  ;
; N/A   ; None         ; -5.649 ns  ; SYS_RST_N ; FPGA_7279:inst|key_7279_tmp[5] ; SYS_CLK  ;
; N/A   ; None         ; -5.805 ns  ; SYS_RST_N ; FPGA_7279:inst|sdata_cnt[1]    ; SYS_CLK  ;
; N/A   ; None         ; -5.805 ns  ; SYS_RST_N ; FPGA_7279:inst|sdata_cnt[0]    ; SYS_CLK  ;
; N/A   ; None         ; -5.823 ns  ; SYS_RST_N ; FPGA_7279:inst|cmd_tmp1[0]     ; SYS_CLK  ;
; N/A   ; None         ; -5.823 ns  ; SYS_RST_N ; FPGA_7279:inst|cmd_tmp1[1]     ; SYS_CLK  ;
; N/A   ; None         ; -5.823 ns  ; SYS_RST_N ; FPGA_7279:inst|data_start_tmp  ; SYS_CLK  ;
; N/A   ; None         ; -5.823 ns  ; SYS_RST_N ; FPGA_7279:inst|cmd_tmp1[7]     ; SYS_CLK  ;
; N/A   ; None         ; -5.823 ns  ; SYS_RST_N ; FPGA_7279:inst|cmd_tmp1[2]     ; SYS_CLK  ;
; N/A   ; None         ; -5.944 ns  ; SYS_RST_N ; FPGA_7279:inst|scmd_cnt[2]     ; SYS_CLK  ;
; N/A   ; None         ; -6.933 ns  ; SYS_RST_N ; FPGA_7279:inst|seg_cnt[0]      ; SYS_CLK  ;
+-------+--------------+------------+-----------+--------------------------------+----------+


+-------------------------------------------------------------------------------------------+
; tco                                                                                       ;
+-------+--------------+------------+-----------------------------+------------+------------+
; Slack ; Required tco ; Actual tco ; From                        ; To         ; From Clock ;
+-------+--------------+------------+-----------------------------+------------+------------+
; N/A   ; None         ; 16.159 ns  ; FPGA_7279:inst|CS7279       ; CS7279     ; SYS_CLK    ;
; N/A   ; None         ; 15.743 n