crc.dly

This Circuit generates the syndrome for the CRC. This is quite useful for transmision purposes and e

Release 7.1i - reportgen H.38
Copyright (c) 1995-2005 Xilinx, Inc.  All rights reserved.

Sat Jan 10 19:58:59 2009

File: crc.dly

 The 20 worst nets by delay are:
+-----------------+-----------+
| Max Delay       | Netname   |
+-----------------+-----------+
   3.922            Rst_IBUF
   2.351            E5/Dout
   2.311            E10/Dout
   2.044            E4/Dout
   1.997            E7/Dout
   1.997            E9/Dout
   1.917            E8/Dout
   1.871            E11/Dout
   1.667            E6/Dout
   1.501            E12/Dout
   1.494            Entrada_IBUF
   1.362            E1/Dout
   1.174            E3/Dout
   1.033            reloj_BUFGP
   0.724            E2/Dout
   0.001            reloj_BUFGP/IBUFG
---------------------------------

-------------------------------------------------------------------------------
                               Net Delays
-------------------------------------------------------------------------------

E1/Dout
   E1/Dout.XQ
         1.362  Salida<0>.O1
         1.038  E3/Dout.G2

E10/Dout
   E10/Dout.YQ
         2.311  Salida<9>.O1
         1.025  E11/Dout.BY

E11/Dout
   E11/Dout.YQ
         1.871  Salida<10>.O1
         1.442  E1/Dout.G2

E12/Dout
   E1/Dout.YQ
         1.239  Salida<11>.O1
         0.425  E1/Dout.F2
         0.516  E1/Dout.G3
         1.395  E3/Dout.F3
         1.501  E3/Dout.G3
         0.763  E4/Dout.G3

E2/Dout
   E3/Dout.YQ
         0.724  Salida<1>.O1
         0.394  E3/Dout.F2

E3/Dout
   E3/Dout.XQ
         0.368  Salida<2>.O1
         1.174  E4/Dout.G2

E4/Dout
   E4/Dout.YQ
         1.557  Salida<3>.O1
         2.044  E5/Dout.BY

E5/Dout
   E5/Dout.YQ
         2.351  Salida<4>.O1
         1.375  E6/Dout.BY

E6/Dout
   E6/Dout.YQ
         1.667  Salida<5>.O1
         0.665  E7/Dout.BY

E7/Dout
   E7/Dout.YQ
         1.997  Salida<6>.O1
         0.665  E8/Dout.BY

E8/Dout
   E8/Dout.YQ
         1.917  Salida<7>.O1
         0.690  E9/Dout.BY

E9/Dout
   E9/Dout.YQ
         1.997  Salida<8>.O1
         1.345  E10/Dout.BY

Entrada_IBUF
   Entrada.I
         0.967  E1/Dout.F1
         1.494  E1/Dout.G1
         0.559  E3/Dout.F1
         0.574  E3/Dout.G1
         0.880  E4/Dout.G1

Rst_IBUF
   Rst.I
         2.549  E1/Dout.SR
         2.902  E3/Dout.SR
         3.922  E4/Dout.SR
         2.330  E8/Dout.SR
         2.670  E5/Dout.SR
         2.998  E10/Dout.SR
         2.330  E9/Dout.SR
         2.670  E6/Dout.SR
         2.669  E11/Dout.SR
         3.018  E7/Dout.SR

reloj_BUFGP
   reloj_BUFGP/BUFG.O
         1.033  E1/Dout.CLK
         1.033  E3/Dout.CLK
         1.033  E4/Dout.CLK
         1.014  E8/Dout.CLK
         1.014  E5/Dout.CLK
         1.014  E10/Dout.CLK
         1.014  E9/Dout.CLK
         1.014  E6/Dout.CLK
         1.014  E11/Dout.CLK
         1.014  E7/Dout.CLK

reloj_BUFGP/IBUFG
   reloj.I
         0.001  reloj_BUFGP/BUFG.I0