📄 pcielink.cfg
字号:
* PCIELINK.CFG PCI EXPRESS LINK CAPABILITY TEST V2.0
*
* Created by: Jeff Fabrizio, QLogic Corporation FVT Production Test
*
* This configuration file maps Register offsets and bit positions
* for the PCIELINK.EXE test program.
*
* New vendor device mappings may be added to this list. The first
* matching VendorId and DeviceId is used and all subsequent are ignored.
*
* example VendorID QLOGIC 0x1077 (4215d)
* HP 0x103C (4156d)
* SUN 0x011C ( 284d)
* NEC 0x1033 (4147d)
* PLX 0x10B5 (4187d)
* example DeviceID ISP2432 0x2432 (9266d)
* ISP2532 0x2532 (9522d)
* NEC UPD720403 0x014F ( 335d)
* If a specific DeviceID is not found, the program defaults to the
* last DeviceID found for that particular VendorID.
*
* Device data is formatted as follows in decimal values:
*
* VendorId;DeviceId;RegMLW;msb;lsb;RegNLW;msb;lsb;RegNLS;msb;lsb
*
* RegMLW = Register Maximum Link Width
* RegNLW = Register Negotiated Link Width
* RegNLS = Register Negotiated Link Speed
* msb = most significant bit offset
* lsb = least significant bit offset
*
* ------------------------------------------------------------------
*QLogic 2432
4215;9266;88;9;4;94;9;4;94;3;0
*QLogic 5432
4215;21554;88;9;4;94;9;4;94;3;0
*QLogic 6432
4215;25650;88;9;4;94;9;4;94;3;0
*QLogic 7432
4215;29746;88;9;4;94;9;4;94;3;0
*QLogic 8432
4215;33842;88;9;4;94;9;4;94;3;0
*QLogic 2532
4215;9522;88;9;4;94;9;4;94;3;0
*QLogic 6220
4215;25120;88;9;4;94;9;4;94;3;0
*QLogic 7220
4215;29216;88;9;4;94;9;4;94;3;0
*QLogic 8000
4215;32768;88;9;4;94;9;4;94;3;0
*QLogic 8001
4215;32769;88;9;4;94;9;4;94;3;0
*NEC uPD720403 Port 0 PCI Motherboard
4147;335;108;9;4;114;9;4;114;3;0
*NEC uPD720403 Port 1 PCI ISP 0
4147;336;108;9;4;114;9;4;114;3;0
*NEC uPD720403 Port 2 PCI ISP 1
4147;337;108;9;4;114;9;4;114;3;0
*NEC uPD720403 Port 3 unused
4147;338;108;9;4;114;9;4;114;3;0
* <end of file>
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -