ccd.sim.rpt

本程序通过CPLD不同的波形来控制CCD的驱动

; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[0]               ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[1]~1             ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[1]              ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[2]~2             ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[2]              ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[3]~3             ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[3]              ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[4]~4             ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[4]~4             ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[4]              ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[4]              ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|g3                  ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~0                 ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~0                 ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|g4~0                ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|g4~0                ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[0]               ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]~0             ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]               ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[2]~1             ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[2]               ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[3]     ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[3]     ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~1                 ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[4]~2 ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[4]~2 ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[4]   ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[4]   ; out0             ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                       ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------+
; Node Name                                                            ; Output Port Name                                                     ; Output Port Type ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------+
; |CCD|start                                                           ; |CCD|start                                                           ; out              ;
; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[7]~0 ; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[7]~0 ; out0             ;
; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[2]   ; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[2]   ; out0             ;
; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[1]   ; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[1]   ; out0             ;
; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[0]   ; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[0]   ; out0             ;
; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[0]~0         ; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[0]~0         ; out0             ;
; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[0]          ; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[0]          ; out0             ;
; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[1]           ; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[1]           ; out0             ;
; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[2]           ; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[2]           ; out0             ;
; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[0]           ; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[0]           ; out0             ;
; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[1]           ; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[1]           ; out0             ;
; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|_~2             ; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|_~2             ; out0             ;
; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|_~3             ; |CCD|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|_~3             ; out0             ;
; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0 ; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0 ; out0             ;
; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]   ; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]   ; out0             ;
; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]   ; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]   ; out0             ;
; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]   ; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]   ; out0             ;
; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0         ; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0         ; out0             ;
; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]          ; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]          ; out0             ;
; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]           ; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]           ; out0             ;
; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]           ; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]           ; out0             ;
; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]           ; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]           ; out0             ;
; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]           ; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]           ; out0             ;
; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2             ; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2             ; out0             ;
; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3             ; |CCD|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3             ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0 ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0 ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]   ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]   ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]   ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]   ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0         ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0         ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]          ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]          ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]           ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]           ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]           ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]           ; out0             ;
; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2             ; |CCD|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2             ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[7]~0 ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[7]~0 ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[4]   ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[4]   ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[3]   ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[3]   ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[2]   ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[2]   ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[1]   ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[1]   ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[0]   ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[0]   ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[0]~0         ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[0]~0         ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[0]          ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[0]          ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[1]           ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[1]           ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[2]           ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[2]           ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[3]           ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[3]           ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[4]           ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[4]           ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[0]           ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[0]           ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[1]           ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[1]           ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[2]           ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[2]           ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[3]           ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[3]           ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|g3~0            ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|g3~0            ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~2             ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~2             ; out0             ;
; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~3             ; |CCD|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~3             ; out0             ;