📄 top.tan.rpt
字号:
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Default hold multicycle ; Same As Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+
; pll:inst1|altpll:altpll_component|_clk0 ; ; PLL output ; 75.0 MHz ; 0.000 ns ; 0.000 ns ; inclk ; 15 ; 4 ; -1.833 ns ; ;
; inclk ; ; User Pin ; 20.0 MHz ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; mcuclk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'inclk' ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 46.899 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[3] ; top:inst|dds:u2|acc[22] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.840 ns ;
; 46.899 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[3] ; top:inst|dds:u2|acc[23] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.840 ns ;
; 46.968 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[4] ; top:inst|dds:u2|acc[22] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.771 ns ;
; 46.968 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[4] ; top:inst|dds:u2|acc[23] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.771 ns ;
; 46.976 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[3] ; top:inst|dds:u2|acc[20] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.763 ns ;
; 46.976 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[3] ; top:inst|dds:u2|acc[21] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.763 ns ;
; 46.976 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[3] ; top:inst|dds:u2|acc[19] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.763 ns ;
; 46.976 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[3] ; top:inst|dds:u2|acc[17] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.763 ns ;
; 46.976 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[3] ; top:inst|dds:u2|acc[18] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.763 ns ;
; 46.983 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[2] ; top:inst|dds:u2|acc[22] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.756 ns ;
; 46.983 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[2] ; top:inst|dds:u2|acc[23] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.756 ns ;
; 47.042 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[6] ; top:inst|dds:u2|acc[22] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.697 ns ;
; 47.042 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[6] ; top:inst|dds:u2|acc[23] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.697 ns ;
; 47.045 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[4] ; top:inst|dds:u2|acc[20] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.694 ns ;
; 47.045 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[4] ; top:inst|dds:u2|acc[21] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.694 ns ;
; 47.045 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[4] ; top:inst|dds:u2|acc[19] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.694 ns ;
; 47.045 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[4] ; top:inst|dds:u2|acc[17] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.694 ns ;
; 47.045 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[4] ; top:inst|dds:u2|acc[18] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.694 ns ;
; 47.060 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[2] ; top:inst|dds:u2|acc[20] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.679 ns ;
; 47.060 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[2] ; top:inst|dds:u2|acc[21] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.679 ns ;
; 47.060 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[2] ; top:inst|dds:u2|acc[19] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.679 ns ;
; 47.060 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[2] ; top:inst|dds:u2|acc[17] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.679 ns ;
; 47.060 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[2] ; top:inst|dds:u2|acc[18] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.679 ns ;
; 47.100 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[0] ; top:inst|dds:u2|acc[22] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.639 ns ;
; 47.100 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[0] ; top:inst|dds:u2|acc[23] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.639 ns ;
; 47.116 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[1] ; top:inst|dds:u2|acc[22] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.623 ns ;
; 47.116 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[1] ; top:inst|dds:u2|acc[23] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.623 ns ;
; 47.119 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[6] ; top:inst|dds:u2|acc[20] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.620 ns ;
; 47.119 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[6] ; top:inst|dds:u2|acc[21] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.620 ns ;
; 47.119 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; top:inst|dds:u2|acc[6] ; top:inst|dds:u2|acc[19] ; inclk ; inclk ; 50.000 ns ; 49.739 ns ; 2.620 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -