rom0_cf_fft_1024_8_16_1ade690b.hdl.mif

利用FPGA的IP核来实现fft的设计

-- begin_signature
-- cf_fft_1024_8_16
-- end_signature
WIDTH=16;
DEPTH=64;

ADDRESS_RADIX=UNS;
DATA_RADIX=BIN;

CONTENT BEGIN
	63 :	1000000011111001;
	62 :	1000000011110011;
	61 :	1000000111101101;
	60 :	1000001011100111;
	59 :	1000001111100000;
	58 :	1000010111011010;
	57 :	1000011111010100;
	56 :	1000100111001111;
	55 :	1000110011001001;
	54 :	1000111111000011;
	53 :	1001001010111110;
	52 :	1001010110111000;
	51 :	1001100110110011;
	50 :	1001110110101110;
	49 :	1010000110101010;
	48 :	1010010110100101;
	47 :	1010101010100001;
	46 :	1010111010011101;
	45 :	1011001110011001;
	44 :	1011100010010101;
	43 :	1011111010010010;
	42 :	1100001110001111;
	41 :	1100100110001100;
	40 :	1100111110001001;
	39 :	1101010010000111;
	38 :	1101101010000101;
	37 :	1110000010000011;
	36 :	1110011110000010;
	35 :	1110110110000001;
	34 :	1111001110000000;
	33 :	1111100110000000;
	32 :	0000000010000000;
	31 :	0000011010000000;
	30 :	0000110010000000;
	29 :	0001001010000001;
	28 :	0001100010000010;
	27 :	0001111110000011;
	26 :	0010010110000101;
	25 :	0010101110000111;
	24 :	0011000010001001;
	23 :	0011011010001100;
	22 :	0011110010001111;
	21 :	0100000110010010;
	20 :	0100011110010101;
	19 :	0100110010011001;
	18 :	0101000110011101;
	17 :	0101010110100001;
	16 :	0101101010100101;
	15 :	0101111010101010;
	14 :	0110001010101110;
	13 :	0110011010110011;
	12 :	0110101010111000;
	11 :	0110110110111110;
	10 :	0111000011000011;
	9 :	0111001111001001;
	8 :	0111011011001111;
	7 :	0111100011010100;
	6 :	0111101011011010;
	5 :	0111110011100000;
	4 :	0111110111100111;
	3 :	0111111011101101;
	2 :	0111111111110011;
	1 :	0111111111111001;
	0 :	0111111100000000;
END;