📄 tingchechang.map.rpt
字号:
; Auto RAM Block Balancing ; On ; On ;
; Auto RAM to Logic Cell Conversion ; Off ; Off ;
; Auto Resource Sharing ; Off ; Off ;
; Allow Any RAM Size For Recognition ; Off ; Off ;
; Allow Any ROM Size For Recognition ; Off ; Off ;
; Allow Any Shift Register Size For Recognition ; Off ; Off ;
; Ignore translate_off and synthesis_off directives ; Off ; Off ;
; Show Parameter Settings Tables in Synthesis Report ; On ; On ;
; Ignore Maximum Fan-Out Assignments ; Off ; Off ;
; Synchronization Register Chain Length ; 2 ; 2 ;
; PowerPlay Power Optimization ; Normal compilation ; Normal compilation ;
; HDL message level ; Level2 ; Level2 ;
; Suppress Register Optimization Related Messages ; Off ; Off ;
; Number of Removed Registers Reported in Synthesis Report ; 100 ; 100 ;
; Number of Inverted Registers Reported in Synthesis Report ; 100 ; 100 ;
; Clock MUX Protection ; On ; On ;
; Block Design Naming ; Auto ; Auto ;
; Synthesis Effort ; Auto ; Auto ;
; Shift Register Replacement - Allow Asynchronous Clear Signal ; On ; On ;
+--------------------------------------------------------------+--------------------+--------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type ; File Name with Absolute Path ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------+
; delay.vhd ; yes ; User VHDL File ; C:/Documents and Settings/stu/桌面/ting2/delay.vhd ;
; fenpin.vhd ; yes ; User VHDL File ; C:/Documents and Settings/stu/桌面/ting2/fenpin.vhd ;
; gewei.vhd ; yes ; User VHDL File ; C:/Documents and Settings/stu/桌面/ting2/gewei.vhd ;
; HELLO.vhd ; yes ; User VHDL File ; C:/Documents and Settings/stu/桌面/ting2/HELLO.vhd ;
; jieguo.vhd ; yes ; User VHDL File ; C:/Documents and Settings/stu/桌面/ting2/jieguo.vhd ;
; sel.vhd ; yes ; User VHDL File ; C:/Documents and Settings/stu/桌面/ting2/sel.vhd ;
; shiwei.vhd ; yes ; User VHDL File ; C:/Documents and Settings/stu/桌面/ting2/shiwei.vhd ;
; tingche.vhd ; yes ; User VHDL File ; C:/Documents and Settings/stu/桌面/ting2/tingche.vhd ;
; xianshi.vhd ; yes ; User VHDL File ; C:/Documents and Settings/stu/桌面/ting2/xianshi.vhd ;
; tingchechang.bdf ; yes ; User Block Diagram/Schematic File ; C:/Documents and Settings/stu/桌面/ting2/tingchechang.bdf ;
; lpm_divide.tdf ; yes ; Megafunction ; c:/altera/80/quartus/libraries/megafunctions/lpm_divide.tdf ;
; abs_divider.inc ; yes ; Megafunction ; c:/altera/80/quartus/libraries/megafunctions/abs_divider.inc ;
; sign_div_unsign.inc ; yes ; Megafunction ; c:/altera/80/quartus/libraries/megafunctions/sign_div_unsign.inc ;
; aglobal80.inc ; yes ; Megafunction ; c:/altera/80/quartus/libraries/megafunctions/aglobal80.inc ;
; db/lpm_divide_ktl.tdf ; yes ; Auto-Generated Megafunction ; C:/Documents and Settings/stu/桌面/ting2/db/lpm_divide_ktl.tdf ;
; db/sign_div_unsign_dkh.tdf ; yes ; Auto-Generated Megafunction ; C:/Documents and Settings/stu/桌面/ting2/db/sign_div_unsign_dkh.tdf ;
; db/alt_u_div_u0f.tdf ; yes ; Auto-Generated Megafunction ; C:/Documents and Settings/stu/桌面/ting2/db/alt_u_div_u0f.tdf ;
; db/lpm_divide_e5m.tdf ; yes ; Auto-Generated Megafunction ; C:/Documents and Settings/stu/桌面/ting2/db/lpm_divide_e5m.tdf ;
; db/sign_div_unsign_akh.tdf ; yes ; Auto-Generated Megafunction ; C:/Documents and Settings/stu/桌面/ting2/db/sign_div_unsign_akh.tdf ;
; db/alt_u_div_o0f.tdf ; yes ; Auto-Generated Megafunction ; C:/Documents and Settings/stu/桌面/ting2/db/alt_u_div_o0f.tdf ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------+
+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary ;
+---------------------------------------------+-------+
; Resource ; Usage ;
+---------------------------------------------+-------+
; Total logic elements ; 557 ;
; -- Combinational with no register ; 450 ;
; -- Register only ; 72 ;
; -- Combinational with a register ; 35 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 219 ;
; -- 3 input functions ; 103 ;
; -- 2 input functions ; 135 ;
; -- 1 input functions ; 28 ;
; -- 0 input functions ; 0 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 430 ;
; -- arithmetic mode ; 127 ;
; -- qfbk mode ; 0 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 0 ;
; -- asynchronous clear/load mode ; 73 ;
; ; ;
; Total registers ; 107 ;
; Total logic cells in carry chains ; 154 ;
; I/O pins ; 41 ;
; Maximum fan-out node ; clk ;
; Maximum fan-out ; 104 ;
; Total fan-out ; 1764 ;
; Average fan-out ; 2.95 ;
+---------------------------------------------+-------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; |tingchechang ; 557 (0) ; 107 ; 0 ; 41 ; 0 ; 450 (0) ; 72 (0) ; 35 (0) ; 154 (0) ; 0 (0) ; |tingchechang ; work ;
; |HELLO:inst| ; 46 (46) ; 27 ; 0 ; 0 ; 0 ; 19 (19) ; 0 (0) ; 27 (27) ; 23 (23) ; 0 (0) ; |tingchechang|HELLO:inst ; work ;
; |delay:inst9| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 (0) ; 2 (2) ; 0 (0) ; 0 (0) ; 0 (0) ; |tingchechang|delay:inst9 ; work ;
; |gewei:inst4| ; 57 (2) ; 0 ; 0 ; 0 ; 0 ; 57 (2) ; 0 (0) ; 0 (0) ; 22 (0) ; 0 (0) ; |tingchechang|gewei:inst4 ; work ;
; |lpm_divide:Mod0| ; 55 (0) ; 0 ; 0 ; 0 ; 0 ; 55 (0) ; 0 (0) ; 0 (0) ; 22 (0) ; 0 (0) ; |tingchechang|gewei:inst4|lpm_divide:Mod0 ; work ;
; |lpm_divide_ktl:auto_generated| ; 55 (0) ; 0 ; 0 ; 0 ; 0 ; 55 (0) ; 0 (0) ; 0 (0) ; 22 (0) ; 0 (0) ; |tingchechang|gewei:inst4|lpm_divide:Mod0|lpm_divide_ktl:auto_generated ; work ;
; |sign_div_unsign_dkh:divider| ; 55 (0) ; 0 ; 0 ; 0 ; 0 ; 55 (0) ; 0 (0) ; 0 (0) ; 22 (0) ; 0 (0) ; |tingchechang|gewei:inst4|lpm_divide:Mod0|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider ; work ;
; |alt_u_div_u0f:divider| ; 55 (55) ; 0 ; 0 ; 0 ; 0 ; 55 (55) ; 0 (0) ; 0 (0) ; 22 (22) ; 0 (0) ; |tingchechang|gewei:inst4|lpm_divide:Mod0|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_u0f:divider ; work ;
; |jieguo:inst5| ; 56 (56) ; 0 ; 0 ; 0 ; 0 ; 56 (56) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |tingchechang|jieguo:inst5 ; work ;
; |shiwei:inst7| ; 44 (1) ; 0 ; 0 ; 0 ; 0 ; 44 (1) ; 0 (0) ; 0 (0) ; 19 (0) ; 0 (0) ; |tingchechang|shiwei:inst7 ; work ;
; |lpm_divide:Div0| ; 43 (0) ; 0 ; 0 ; 0 ; 0 ; 43 (0) ; 0 (0) ; 0 (0) ; 19 (0) ; 0 (0) ; |tingchechang|shiwei:inst7|lpm_divide:Div0 ; work ;
; |lpm_divide_e5m:auto_generated| ; 43 (0) ; 0 ; 0 ; 0 ; 0 ; 43 (0) ; 0 (0) ; 0 (0) ; 19 (0) ; 0 (0) ; |tingchechang|shiwei:inst7|lpm_divide:Div0|lpm_divide_e5m:auto_generated ; work ;
; |sign_div_unsign_akh:divider| ; 43 (0) ; 0 ; 0 ; 0 ; 0 ; 43 (0) ; 0 (0) ; 0 (0) ; 19 (0) ; 0 (0) ; |tingchechang|shiwei:inst7|lpm_divide:Div0|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider ; work ;
; |alt_u_div_o0f:divider| ; 43 (43) ; 0 ; 0 ; 0 ; 0 ; 43 (43) ; 0 (0) ; 0 (0) ; 19 (19) ; 0 (0) ; |tingchechang|shiwei:inst7|lpm_divide:Div0|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_o0f:divider ; work ;
; |tingche:inst1| ; 348 (348) ; 78 ; 0 ; 0 ; 0 ; 270 (270) ; 70 (70) ; 8 (8) ; 90 (90) ; 0 (0) ; |tingchechang|tingche:inst1 ; work ;
; |xianshi:inst6| ; 4 (4) ; 0 ; 0 ; 0 ; 0 ; 4 (4) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |tingchechang|xianshi:inst6 ; work ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+--------------------------------------------------------------------------------+
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -