mc56f835x.h

DSP56F800e HYBRID Controller

#define TMR_C3_CAP    (TMRC_BASE + 0x32)
#define TMR_C3_CMP2   (TMRC_BASE + 0x31)
#define TMR_C3_CMP1   (TMRC_BASE + 0x30)

#define TMR_C2_COMSCR (TMRC_BASE + 0x2A)
#define TMR_C2_CMPLD2 (TMRC_BASE + 0x29)
#define TMR_C2_CMPLD1 (TMRC_BASE + 0x28)
#define TMR_C2_SCR    (TMRC_BASE + 0x27)
#define TMR_C2_CTRL   (TMRC_BASE + 0x26)
#define TMR_C2_CNTR   (TMRC_BASE + 0x25)
#define TMR_C2_HOLD   (TMRC_BASE + 0x24)
#define TMR_C2_LOAD   (TMRC_BASE + 0x23)
#define TMR_C2_CAP    (TMRC_BASE + 0x22)
#define TMR_C2_CMP2   (TMRC_BASE + 0x21)
#define TMR_C2_CMP1   (TMRC_BASE + 0x20)

#define TMR_C1_COMSCR (TMRC_BASE + 0x1A)
#define TMR_C1_CMPLD2 (TMRC_BASE + 0x19)
#define TMR_C1_CMPLD1 (TMRC_BASE + 0x18)
#define TMR_C1_SCR    (TMRC_BASE + 0x17)
#define TMR_C1_CTRL   (TMRC_BASE + 0x16)
#define TMR_C1_CNTR   (TMRC_BASE + 0x15)
#define TMR_C1_HOLD   (TMRC_BASE + 0x14)
#define TMR_C1_LOAD   (TMRC_BASE + 0x13)
#define TMR_C1_CAP    (TMRC_BASE + 0x12)
#define TMR_C1_CMP2   (TMRC_BASE + 0x11)
#define TMR_C1_CMP1   (TMRC_BASE + 0x10)

#define TMR_C0_COMSCR (TMRC_BASE + 0xA)
#define TMR_C0_CMPLD2 (TMRC_BASE + 0x9)
#define TMR_C0_CMPLD1 (TMRC_BASE + 0x8)
#define TMR_C0_SCR    (TMRC_BASE + 0x7)
#define TMR_C0_CTRL   (TMRC_BASE + 0x6)
#define TMR_C0_CNTR   (TMRC_BASE + 0x5)
#define TMR_C0_HOLD   (TMRC_BASE + 0x4)
#define TMR_C0_LOAD   (TMRC_BASE + 0x3)
#define TMR_C0_CAP    (TMRC_BASE + 0x2)
#define TMR_C0_CMP2   (TMRC_BASE + 0x1)
#define TMR_C0_CMP1   (TMRC_BASE + 0x0)



//#define TMRB_BASE  0x00F080

#define TMR_B3_COMSCR (TMRB_BASE + 0x3A)
#define TMR_B3_CMPLD2 (TMRB_BASE + 0x39)
#define TMR_B3_CMPLD1 (TMRB_BASE + 0x38)
#define TMR_B3_SCR    (TMRB_BASE + 0x37)
#define TMR_B3_CTRL   (TMRB_BASE + 0x36)
#define TMR_B3_CNTR   (TMRB_BASE + 0x35)
#define TMR_B3_HOLD   (TMRB_BASE + 0x34)
#define TMR_B3_LOAD   (TMRB_BASE + 0x33)
#define TMR_B3_CAP    (TMRB_BASE + 0x32)
#define TMR_B3_CMP2   (TMRB_BASE + 0x31)
#define TMR_B3_CMP1   (TMRB_BASE + 0x30)

#define TMR_B2_COMSCR (TMRB_BASE + 0x2A)
#define TMR_B2_CMPLD2 (TMRB_BASE + 0x29)
#define TMR_B2_CMPLD1 (TMRB_BASE + 0x28)
#define TMR_B2_SCR    (TMRB_BASE + 0x27)
#define TMR_B2_CTRL   (TMRB_BASE + 0x26)
#define TMR_B2_CNTR   (TMRB_BASE + 0x25)
#define TMR_B2_HOLD   (TMRB_BASE + 0x24)
#define TMR_B2_LOAD   (TMRB_BASE + 0x23)
#define TMR_B2_CAP    (TMRB_BASE + 0x22)
#define TMR_B2_CMP2   (TMRB_BASE + 0x21)
#define TMR_B2_CMP1   (TMRB_BASE + 0x20)

#define TMR_B1_COMSCR (TMRB_BASE + 0x1A)
#define TMR_B1_CMPLD2 (TMRB_BASE + 0x19)
#define TMR_B1_CMPLD1 (TMRB_BASE + 0x18)
#define TMR_B1_SCR    (TMRB_BASE + 0x17)
#define TMR_B1_CTRL   (TMRB_BASE + 0x16)
#define TMR_B1_CNTR   (TMRB_BASE + 0x15)
#define TMR_B1_HOLD   (TMRB_BASE + 0x14)
#define TMR_B1_LOAD   (TMRB_BASE + 0x13)
#define TMR_B1_CAP    (TMRB_BASE + 0x12)
#define TMR_B1_CMP2   (TMRB_BASE + 0x11)
#define TMR_B1_CMP1   (TMRB_BASE + 0x10)

#define TMR_B0_COMSCR (TMRB_BASE + 0xA)
#define TMR_B0_CMPLD2 (TMRB_BASE + 0x9)
#define TMR_B0_CMPLD1 (TMRB_BASE + 0x8)
#define TMR_B0_SCR    (TMRB_BASE + 0x7)
#define TMR_B0_CTRL   (TMRB_BASE + 0x6)
#define TMR_B0_CNTR   (TMRB_BASE + 0x5)
#define TMR_B0_HOLD   (TMRB_BASE + 0x4)
#define TMR_B0_LOAD   (TMRB_BASE + 0x3)
#define TMR_B0_CAP    (TMRB_BASE + 0x2)
#define TMR_B0_CMP2   (TMRB_BASE + 0x1)
#define TMR_B0_CMP1   (TMRB_BASE + 0x0)




//#define TMRA_BASE  0x00F040

#define TMR_A3_COMSCR (TMRA_BASE + 0x3A)
#define TMR_A3_CMPLD2 (TMRA_BASE + 0x39)
#define TMR_A3_CMPLD1 (TMRA_BASE + 0x38)
#define TMR_A3_SCR    (TMRA_BASE + 0x37)
#define TMR_A3_CTRL   (TMRA_BASE + 0x36)
#define TMR_A3_CNTR   (TMRA_BASE + 0x35)
#define TMR_A3_HOLD   (TMRA_BASE + 0x34)
#define TMR_A3_LOAD   (TMRA_BASE + 0x33)
#define TMR_A3_CAP    (TMRA_BASE + 0x32)
#define TMR_A3_CMP2   (TMRA_BASE + 0x31)
#define TMR_A3_CMP1   (TMRA_BASE + 0x30)

#define TMR_A2_COMSCR (TMRA_BASE + 0x2A)
#define TMR_A2_CMPLD2 (TMRA_BASE + 0x29)
#define TMR_A2_CMPLD1 (TMRA_BASE + 0x28)
#define TMR_A2_SCR    (TMRA_BASE + 0x27)
#define TMR_A2_CTRL   (TMRA_BASE + 0x26)
#define TMR_A2_CNTR   (TMRA_BASE + 0x25)
#define TMR_A2_HOLD   (TMRA_BASE + 0x24)
#define TMR_A2_LOAD   (TMRA_BASE + 0x23)
#define TMR_A2_CAP    (TMRA_BASE + 0x22)
#define TMR_A2_CMP2   (TMRA_BASE + 0x21)
#define TMR_A2_CMP1   (TMRA_BASE + 0x20)

#define TMR_A1_COMSCR (TMRA_BASE + 0x1A)
#define TMR_A1_CMPLD2 (TMRA_BASE + 0x19)
#define TMR_A1_CMPLD1 (TMRA_BASE + 0x18)
#define TMR_A1_SCR    (TMRA_BASE + 0x17)
#define TMR_A1_CTRL   (TMRA_BASE + 0x16)
#define TMR_A1_CNTR   (TMRA_BASE + 0x15)
#define TMR_A1_HOLD   (TMRA_BASE + 0x14)
#define TMR_A1_LOAD   (TMRA_BASE + 0x13)
#define TMR_A1_CAP    (TMRA_BASE + 0x12)
#define TMR_A1_CMP2   (TMRA_BASE + 0x11)
#define TMR_A1_CMP1   (TMRA_BASE + 0x10)

#define TMR_A0_COMSCR (TMRA_BASE + 0xA)
#define TMR_A0_CMPLD2 (TMRA_BASE + 0x9)
#define TMR_A0_CMPLD1 (TMRA_BASE + 0x8)
#define TMR_A0_SCR    (TMRA_BASE + 0x7)
#define TMR_A0_CTRL   (TMRA_BASE + 0x6)
#define TMR_A0_CNTR   (TMRA_BASE + 0x5)
#define TMR_A0_HOLD   (TMRA_BASE + 0x4)
#define TMR_A0_LOAD   (TMRA_BASE + 0x3)
#define TMR_A0_CAP    (TMRA_BASE + 0x2)
#define TMR_A0_CMP2   (TMRA_BASE + 0x1)
#define TMR_A0_CMP1   (TMRA_BASE + 0x0)




// General Purpose Input/Output (GPIO) 

//#define GPIOA_BASE 0x00F2E0

#define GPIO_A_RAWDATA	(GPIOA_BASE + 0xA)
#define GPIO_A_PPMODE   (GPIOA_BASE + 0x9)
#define GPIO_A_IESR		(GPIOA_BASE + 0x8)
#define GPIO_A_IPR		(GPIOA_BASE + 0x7)
#define GPIO_A_IPOLR	(GPIOA_BASE + 0x6)
#define GPIO_A_IENR		(GPIOA_BASE + 0x5)
#define GPIO_A_IAR		(GPIOA_BASE + 0x4)
#define GPIO_A_PER		(GPIOA_BASE + 0x3)
#define GPIO_A_DDR		(GPIOA_BASE + 0x2)
#define GPIO_A_DR		(GPIOA_BASE + 0x1)
#define GPIO_A_PUR		(GPIOA_BASE + 0x0)



//#define GPIOB_BASE 0x00F300

#define GPIO_B_RAWDATA	(GPIOB_BASE + 0xA)
#define GPIO_B_PPMODE   (GPIOB_BASE + 0x9)
#define GPIO_B_IESR		(GPIOB_BASE + 0x8)
#define GPIO_B_IPR		(GPIOB_BASE + 0x7)
#define GPIO_B_IPOLR	(GPIOB_BASE + 0x6)
#define GPIO_B_IENR		(GPIOB_BASE + 0x5)
#define GPIO_B_IAR		(GPIOB_BASE + 0x4)
#define GPIO_B_PER		(GPIOB_BASE + 0x3)
#define GPIO_B_DDR		(GPIOB_BASE + 0x2)
#define GPIO_B_DR		(GPIOB_BASE + 0x1)
#define GPIO_B_PUR		(GPIOB_BASE + 0x0)


//#define GPIOC_BASE 0x00F310

#define GPIO_C_RAWDATA	(GPIOC_BASE + 0xA)
#define GPIO_C_PPMODE   (GPIOC_BASE + 0x9)
#define GPIO_C_IESR		(GPIOC_BASE + 0x8)
#define GPIO_C_IPR		(GPIOC_BASE + 0x7)
#define GPIO_C_IPOLR	(GPIOC_BASE + 0x6)
#define GPIO_C_IENR		(GPIOC_BASE + 0x5)
#define GPIO_C_IAR		(GPIOC_BASE + 0x4)
#define GPIO_C_PER		(GPIOC_BASE + 0x3)
#define GPIO_C_DDR		(GPIOC_BASE + 0x2)
#define GPIO_C_DR		(GPIOC_BASE + 0x1)
#define GPIO_C_PUR		(GPIOC_BASE + 0x0)


//#define GPIOD_BASE 0x00F320

#define GPIO_D_RAWDATA	(GPIOD_BASE + 0xA)
#define GPIO_D_PPMODE   (GPIOD_BASE + 0x9)
#define GPIO_D_IESR		(GPIOD_BASE + 0x8)
#define GPIO_D_IPR		(GPIOD_BASE + 0x7)
#define GPIO_D_IPOLR	(GPIOD_BASE + 0x6)
#define GPIO_D_IENR		(GPIOD_BASE + 0x5)
#define GPIO_D_IAR		(GPIOD_BASE + 0x4)
#define GPIO_D_PER		(GPIOD_BASE + 0x3)
#define GPIO_D_DDR		(GPIOD_BASE + 0x2)
#define GPIO_D_DR		(GPIOD_BASE + 0x1)
#define GPIO_D_PUR		(GPIOD_BASE + 0x0)


//#define GPIOE_BASE 0x00F330

#define GPIO_E_RAWDATA	(GPIOE_BASE + 0xA)
#define GPIO_E_PPMODE   (GPIOE_BASE + 0x9)
#define GPIO_E_IESR		(GPIOE_BASE + 0x8)
#define GPIO_E_IPR		(GPIOE_BASE + 0x7)
#define GPIO_E_IPOLR	(GPIOE_BASE + 0x6)
#define GPIO_E_IENR		(GPIOE_BASE + 0x5)
#de