📄 cpld_qq2812.tan.rpt
字号:
; N/A ; None ; 10.600 ns ; DSP_Add[1] ; SLRD ;
; N/A ; None ; 10.600 ns ; DSP_Add[4] ; SLRD ;
; N/A ; None ; 10.600 ns ; DSP_Add[5] ; SLRD ;
; N/A ; None ; 10.600 ns ; CS1 ; SLRD ;
; N/A ; None ; 10.600 ns ; DSP_Add[2] ; SLWR ;
; N/A ; None ; 10.600 ns ; DSP_Add[3] ; SLWR ;
; N/A ; None ; 10.600 ns ; DSP_Add[0] ; SLWR ;
; N/A ; None ; 10.600 ns ; DSP_Add[1] ; SLWR ;
; N/A ; None ; 10.600 ns ; DSP_Add[4] ; SLWR ;
; N/A ; None ; 10.600 ns ; DSP_Add[5] ; SLWR ;
; N/A ; None ; 10.600 ns ; CS1 ; SLWR ;
; N/A ; None ; 10.600 ns ; DSP_Add[2] ; SLOE ;
; N/A ; None ; 10.600 ns ; DSP_Add[3] ; SLOE ;
; N/A ; None ; 10.600 ns ; DSP_Add[0] ; SLOE ;
; N/A ; None ; 10.600 ns ; DSP_Add[1] ; SLOE ;
; N/A ; None ; 10.600 ns ; DSP_Add[4] ; SLOE ;
; N/A ; None ; 10.600 ns ; DSP_Add[5] ; SLOE ;
; N/A ; None ; 10.600 ns ; CS1 ; SLOE ;
; N/A ; None ; 10.600 ns ; DSP_Add[2] ; SLCS ;
; N/A ; None ; 10.600 ns ; DSP_Add[3] ; SLCS ;
; N/A ; None ; 10.600 ns ; DSP_Add[0] ; SLCS ;
; N/A ; None ; 10.600 ns ; DSP_Add[1] ; SLCS ;
; N/A ; None ; 10.600 ns ; DSP_Add[4] ; SLCS ;
; N/A ; None ; 10.600 ns ; DSP_Add[5] ; SLCS ;
; N/A ; None ; 10.600 ns ; CS1 ; SLCS ;
; N/A ; None ; 10.100 ns ; RD ; SLRD ;
; N/A ; None ; 10.100 ns ; RD ; SLOE ;
; N/A ; None ; 10.100 ns ; EXINT[3] ; INT1 ;
; N/A ; None ; 10.100 ns ; EXINT[0] ; INT1 ;
; N/A ; None ; 10.100 ns ; EXINT[1] ; INT1 ;
; N/A ; None ; 10.100 ns ; EXINT[2] ; INT1 ;
; N/A ; None ; 10.100 ns ; EXINT[4] ; INT1 ;
; N/A ; None ; 10.000 ns ; WR ; SLWR ;
; N/A ; None ; 10.000 ns ; NMI1 ; NMI ;
; N/A ; None ; 10.000 ns ; NMI2 ; NMI ;
; N/A ; None ; 10.000 ns ; CANTX ; CANTX_1 ;
; N/A ; None ; 10.000 ns ; CANRX_1 ; CANRX ;
; N/A ; None ; 10.000 ns ; TXB ; TXB1 ;
+-------+-------------------+-----------------+------------+-------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; th ;
+-----------------------------------------+-----------------------------------------------------+-----------+------------+-----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+------------+-----------------+----------+
; N/A ; None ; -1.900 ns ; CS1 ; DSP_Data_reg[7] ; RD ;
; N/A ; None ; -1.900 ns ; CS1 ; DSP_Data_reg[6] ; RD ;
; N/A ; None ; -1.900 ns ; CS1 ; DSP_Data_reg[5] ; RD ;
; N/A ; None ; -1.900 ns ; CS1 ; LCD_Data_reg[5] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; LCD_Data_reg[6] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; LCD_Data_reg[7] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[5] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[6] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[7] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[13] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[14] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[15] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; LED_reg[5] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; LED_reg[6] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; LED_reg[7] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; DSP_Data_reg[4] ; RD ;
; N/A ; None ; -1.900 ns ; CS1 ; DSP_Data_reg[3] ; RD ;
; N/A ; None ; -1.900 ns ; CS1 ; DSP_Data_reg[2] ; RD ;
; N/A ; None ; -1.900 ns ; CS1 ; LCD_Data_reg[3] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; LCD_Data_reg[4] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[3] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[4] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[11] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[12] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; DSP_Data_reg[0] ; RD ;
; N/A ; None ; -1.900 ns ; CS1 ; DSP_Data_reg[1] ; RD ;
; N/A ; None ; -1.900 ns ; CS1 ; LED_reg[3] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; LED_reg[4] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; LCD_Data_reg[2] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; SICLK_reg ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[2] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[10] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; LED_reg[2] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; BUZZER_reg ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; E_reg ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; RS_reg ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; LCD_Data_reg[0] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; LCD_Data_reg[1] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; SPI_CS_reg ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; SIDIN_reg ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; ACICS_reg ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; PATEND_reg ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[0] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[1] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[8] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; OUT_reg[9] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; LED_reg[0] ; WR ;
; N/A ; None ; -1.900 ns ; CS1 ; LED_reg[1] ; WR ;
; N/A ; None ; -1.900 ns ; DSP_Add[5] ; DSP_Data_reg[7] ; RD ;
; N/A ; None ; -1.900 ns ; DSP_Add[5] ; DSP_Data_reg[6] ; RD ;
; N/A ; None ; -1.900 ns ; DSP_Add[5] ; DSP_Data_reg[5] ; RD ;
; N/A ; None ; -1.900 ns ; DSP_Add[5] ; LCD_Data_reg[5] ; WR ;
; N/A ; None ; -1.900 ns ; DSP_Add[5] ; LCD_Data_reg[6] ; WR ;
; N/A ; None ; -1.900 ns ; DSP_Add[5] ; LCD_Data_reg[7] ; WR ;
; N/A ; None ; -1.900 ns ; DSP_Add[5] ; OUT_reg[5] ; WR ;
; N/A ; None ; -1.900 ns ; DSP_Add[5] ; OUT_reg[6] ; WR ;
; N/A ; None ; -1.900 ns ; DSP_Add[5] ; OUT_reg[7] ; WR ;
; N/A ; None ; -1.900 ns ; DSP_Add[5] ; OUT_reg[13] ; WR ;
; N/A ; None ; -1.900 ns ; DSP_Add[5] ; OUT_reg[14] ; WR ;
; N/A ; None ; -1.900 ns ; DSP_Add[5] ; OUT_reg[15] ; WR ;
; N/A ; None ; -1.900 ns ; DSP_Add[5] ; LED_reg[5] ; WR ;
; N/A ; None ; -1.900 ns ; DSP_Add[5] ; LED_reg[6] ; WR ;
; N/A ⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -