📄 cpld_qq2812.tan.rpt
字号:
; N/A ; None ; 6.900 ns ; Key[7] ; LED_reg[7] ; WR ;
; N/A ; None ; 6.900 ns ; Key[6] ; LED_reg[6] ; WR ;
; N/A ; None ; 6.900 ns ; Key[5] ; LED_reg[5] ; WR ;
; N/A ; None ; 6.900 ns ; DSP_Data[7] ; LCD_Data_reg[7] ; WR ;
; N/A ; None ; 6.900 ns ; DSP_Data[7] ; OUT_reg[7] ; WR ;
; N/A ; None ; 6.900 ns ; DSP_Data[7] ; OUT_reg[15] ; WR ;
; N/A ; None ; 6.900 ns ; DSP_Data[7] ; LED_reg[7] ; WR ;
; N/A ; None ; 6.900 ns ; DSP_Data[6] ; LCD_Data_reg[6] ; WR ;
; N/A ; None ; 6.900 ns ; DSP_Data[6] ; OUT_reg[6] ; WR ;
; N/A ; None ; 6.900 ns ; DSP_Data[6] ; OUT_reg[14] ; WR ;
; N/A ; None ; 6.900 ns ; DSP_Data[6] ; LED_reg[6] ; WR ;
; N/A ; None ; 6.900 ns ; DSP_Data[5] ; LCD_Data_reg[5] ; WR ;
; N/A ; None ; 6.900 ns ; DSP_Data[5] ; OUT_reg[5] ; WR ;
; N/A ; None ; 6.900 ns ; DSP_Data[5] ; OUT_reg[13] ; WR ;
; N/A ; None ; 6.900 ns ; DSP_Data[5] ; LED_reg[5] ; WR ;
; N/A ; None ; 6.900 ns ; IN[5] ; DSP_Data_reg[5] ; RD ;
; N/A ; None ; 6.900 ns ; IN[13] ; DSP_Data_reg[5] ; RD ;
; N/A ; None ; 6.900 ns ; IN[6] ; DSP_Data_reg[6] ; RD ;
; N/A ; None ; 6.900 ns ; IN[14] ; DSP_Data_reg[6] ; RD ;
; N/A ; None ; 6.900 ns ; IN[7] ; DSP_Data_reg[7] ; RD ;
; N/A ; None ; 6.900 ns ; IN[15] ; DSP_Data_reg[7] ; RD ;
; N/A ; None ; 6.000 ns ; CS1 ; DSP_Data_reg[7] ; RD ;
; N/A ; None ; 6.000 ns ; CS1 ; DSP_Data_reg[6] ; RD ;
; N/A ; None ; 6.000 ns ; CS1 ; DSP_Data_reg[5] ; RD ;
; N/A ; None ; 6.000 ns ; CS1 ; LCD_Data_reg[5] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; LCD_Data_reg[6] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; LCD_Data_reg[7] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[5] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[6] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[7] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[13] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[14] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[15] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; LED_reg[5] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; LED_reg[6] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; LED_reg[7] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; DSP_Data_reg[4] ; RD ;
; N/A ; None ; 6.000 ns ; CS1 ; DSP_Data_reg[3] ; RD ;
; N/A ; None ; 6.000 ns ; CS1 ; DSP_Data_reg[2] ; RD ;
; N/A ; None ; 6.000 ns ; CS1 ; LCD_Data_reg[3] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; LCD_Data_reg[4] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[3] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[4] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[11] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[12] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; DSP_Data_reg[0] ; RD ;
; N/A ; None ; 6.000 ns ; CS1 ; DSP_Data_reg[1] ; RD ;
; N/A ; None ; 6.000 ns ; CS1 ; LED_reg[3] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; LED_reg[4] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; LCD_Data_reg[2] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; SICLK_reg ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[2] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[10] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; LED_reg[2] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; BUZZER_reg ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; E_reg ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; RS_reg ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; LCD_Data_reg[0] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; LCD_Data_reg[1] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; SPI_CS_reg ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; SIDIN_reg ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; ACICS_reg ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; PATEND_reg ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[0] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[1] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[8] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; OUT_reg[9] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; LED_reg[0] ; WR ;
; N/A ; None ; 6.000 ns ; CS1 ; LED_reg[1] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; DSP_Data_reg[7] ; RD ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; DSP_Data_reg[6] ; RD ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; DSP_Data_reg[5] ; RD ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; LCD_Data_reg[5] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; LCD_Data_reg[6] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; LCD_Data_reg[7] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; OUT_reg[5] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; OUT_reg[6] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; OUT_reg[7] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; OUT_reg[13] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; OUT_reg[14] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; OUT_reg[15] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; LED_reg[5] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; LED_reg[6] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; LED_reg[7] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; LCD_Data_reg[3] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; LCD_Data_reg[4] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; OUT_reg[3] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; OUT_reg[4] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; OUT_reg[11] ; WR ;
; N/A ; None ; 6.000 ns ; DSP_Add[5] ; OUT_reg[12] ; WR ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------+-----------------+----------+
+--------------------------------------------------------------------------------+
; tco ;
+-------+--------------+------------+-----------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
+-------+--------------+------------+-----------------+-------------+------------+
; N/A ; None ; 6.400 ns ; DSP_Data_reg[1] ; DSP_Data[1] ; RD ;
; N/A ; None ; 6.400 ns ; DSP_Data_reg[0] ; DSP_Data[0] ; RD ;
; N/A ; None ; 6.400 ns ; DSP_Data_reg[2] ; DSP_Data[2] ; RD ;
; N/A ; None ; 6.400 ns ; DSP_Data_reg[4] ; DSP_Data[4] ; RD ;
; N/A ; None ; 6.400 ns ; DSP_Data_reg[3] ; DSP_Data[3] ; RD ;
; N/A ; None ; 6.400 ns ; DSP_Data_reg[7] ; DSP_Data[7] ; RD ;
; N/A ; None ; 6.400 ns ; DSP_Data_reg[6] ; DSP_Data[6] ; RD ;
; N/A ; None ; 6.400 ns ; DSP_Data_reg[5] ; DSP_Data[5] ; RD ;
; N/A ; None ; 6.400 ns ; LED_reg[1] ; LED[1] ; WR ;
; N/A ; None ; 6.400 ns ; LED_reg[0] ; LED[0] ; WR ;
; N/A ; None ; 6.400 ns ; OUT_reg[9] ; OUT[9] ; WR ;
; N/A ; None ; 6.400 ns ; OUT_reg[8] ; OUT[8] ; WR ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -