regs24e1.h

nRF24E1多发单收

/*------------------------------------------------------------------------------
 * regs24e1.h
 *
 * SDCC C51 header file for the Nordic VLSI Semiconductor 2.4Ghz RF transceiver
 * with embedded 8051 compatible microcontroller.
 *
 * $Revision: 2 $
 *
 *----------------------------------------------------------------------------*/
#ifndef __REGS24E1_H__
#define __REGS24E1_H__

/*  BYTE Registers  */

__sfr __at 0x80 P0        ;
__sfr __at 0x81 SP        ;
__sfr __at 0x82 DPL       ;
__sfr __at 0x83 DPH       ;
__sfr __at 0x84 DPL1      ;
__sfr __at 0x85 DPH1      ;
__sfr __at 0x86 DPS       ;
__sfr __at 0x87 PCON      ;
__sfr __at 0x88 TCON      ;
__sfr __at 0x89 TMOD      ;
__sfr __at 0x8A TL0       ;
__sfr __at 0x8B TL1       ;
__sfr __at 0x8C TH0       ;
__sfr __at 0x8D TH1       ;
__sfr __at 0x8E CKCON     ;
__sfr __at 0x90 P1        ;
__sfr __at 0x91 EXIF      ;
__sfr __at 0x92 MPAGE     ;
__sfr __at 0x98 SCON      ;
__sfr __at 0x99 SBUF      ;
__sfr __at 0xA8 IE        ;
__sfr __at 0xB8 IP        ;
__sfr __at 0xC8 T2CON     ;
__sfr __at 0xCA RCAP2L    ;
__sfr __at 0xCB RCAP2H    ;
__sfr __at 0xCC TL2       ;
__sfr __at 0xCD TH2       ;
__sfr __at 0xD0 PSW       ;
__sfr __at 0xD8 EICON     ;
__sfr __at 0xE0 ACC       ;
__sfr __at 0xF0 B         ;                
__sfr __at 0xE8 EIE       ;
__sfr __at 0xF8 EIP       ;
               
__sfr __at 0x94 P0_DIR    ;
__sfr __at 0x95 P0_ALT    ;
__sfr __at 0x96 P1_DIR    ;
__sfr __at 0x97 P1_ALT    ;
__sfr __at 0xA0 RADIO     ;
__sfr __at 0xA1 ADCCON    ;
__sfr __at 0xA2 ADCDATAH  ;
__sfr __at 0xA3 ADCDATAL  ;
__sfr __at 0xA4 ADCSTATIC ;
__sfr __at 0xA9 PWMCON    ;
__sfr __at 0xAA PWMDUTY   ;
__sfr __at 0xAB REGX_MSB  ;
__sfr __at 0xAC REGX_LSB  ;
__sfr __at 0xAD REGX_CTRL ;
__sfr __at 0xB1 RSTREAS   ;
__sfr __at 0xB2 SPI_DATA  ;
__sfr __at 0xB3 SPI_CTRL  ;
__sfr __at 0xB4 SPICLK    ;
__sfr __at 0xB5 TICK_DV   ;
__sfr __at 0xB6 CK_CTRL   ;

/*  BIT Registers  */

/*  PSW */
__sbit __at 0xD0 P    ;
__sbit __at 0xD1 F1   ;
__sbit __at 0xD2 OV   ;
__sbit __at 0xD3 RS0  ;
__sbit __at 0xD4 RS1  ;
__sbit __at 0xD5 F0   ;
__sbit __at 0xD6 AC   ;
__sbit __at 0xD7 CY   ;

/*  TCON  */
__sbit __at 0x88 IT0  ;
__sbit __at 0x89 IE0  ;
__sbit __at 0x8A IT1  ;
__sbit __at 0x8B IE1  ;
__sbit __at 0x8C TR0  ;
__sbit __at 0x8D TF0  ;
__sbit __at 0x8E TR1  ;
__sbit __at 0x8F TF1  ;

/*  IE  */
__sbit __at 0xA8 EX0  ;
__sbit __at 0xA9 ET0  ;
__sbit __at 0xAA EX1  ;
__sbit __at 0xAB ET1  ;
__sbit __at 0xAC ES   ;
__sbit __at 0xAD ET2  ;
__sbit __at 0xAF EA   ;

/*  IP  */
__sbit __at 0xB8 PX0  ;
__sbit __at 0xB9 PT0  ;
__sbit __at 0xBA PX1  ;
__sbit __at 0xBB PT1  ;
__sbit __at 0xBC PS   ;
__sbit __at 0xBD PT2  ;


/*  P0  */
__sbit __at 0x83 T1   ;
__sbit __at 0x84 T0   ;
__sbit __at 0x85 INT1 ;
__sbit __at 0x86 INT2 ;

/*  P1  */
__sbit __at 0x90 T2   ;

/*  SCON  */
__sbit __at 0x98 RI   ;
__sbit __at 0x99 TI   ;
__sbit __at 0x9A RB8  ;
__sbit __at 0x9B TB8  ;
__sbit __at 0x9C REN  ;
__sbit __at 0x9D SM2  ;
__sbit __at 0x9E SM1  ;
__sbit __at 0x9F SM0  ;

/*  T2CON  */
__sbit __at 0xCF TF2    ;
__sbit __at 0xCE EXF2   ;
__sbit __at 0xCD RCLK   ;
__sbit __at 0xCC TCLK   ;
__sbit __at 0xCB EXEN2  ;
__sbit __at 0xCA TR2    ;
__sbit __at 0xC9 C_T2   ;
__sbit __at 0xC8 CP_RL2 ;

/*  EICON  */
__sbit __at 0xDF SMOD1 ;
__sbit __at 0xDB WDTI  ;

/*  EIE  */
__sbit __at 0xEC EWDI ;
__sbit __at 0xEB EX5  ;
__sbit __at 0xEA EX4  ;
__sbit __at 0xE9 EX3  ;
__sbit __at 0xE8 EX2  ;

/*  EIP  */
__sbit __at 0xFC PWDI ;
__sbit __at 0xFB PX5  ;
__sbit __at 0xFA PX4  ;
__sbit __at 0xF9 PX3  ;
__sbit __at 0xF8 PX2  ;

/* RADIO */
__sbit __at 0xAF PWR_UP ;
__sbit __at 0xA7 DR2    ;
__sbit __at 0xA6 CE     ;
__sbit __at 0xA5 CLK2   ;
__sbit __at 0xA4 DOUT2  ;
__sbit __at 0xA3 CS     ;
__sbit __at 0xA2 DR1    ;
__sbit __at 0xA1 CLK1   ;
__sbit __at 0xA0 DATA   ;

#endif