⭐ 欢迎来到虫虫下载站！ | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站
📤 上传资源

📄 serial.rpt

📁 Mars-XC2S50-S-Core-V2.0开发板核心板的说明和设计文档
💻 RPT
📖 第 1 页 / 共 5 页
字号:
🔍
12345 
	cnt_delay[19] && !cnt_delay[1] && !cnt_delay[2] && !cnt_delay[3] && 
	!cnt_delay[4] && !cnt_delay[5] && !cnt_delay[6] && !cnt_delay[7] && 
	!cnt_delay[9] && start_delaycnt));

FTCPE FTCPE_cnt_delay19 (cnt_delay[19],cnt_delay_T[19],clk,1'b0,1'b0);
assign cnt_delay_T[19] = ((!rst && cnt_delay[19])
	|| (rst && cnt_delay[0] && cnt_delay[10] && 
	cnt_delay[12] && cnt_delay[13] && cnt_delay[18] && cnt_delay[8] && 
	cnt_delay[11] && cnt_delay[14] && cnt_delay[15] && cnt_delay[16] && 
	cnt_delay[17] && cnt_delay[1] && cnt_delay[2] && cnt_delay[3] && 
	cnt_delay[4] && cnt_delay[5] && cnt_delay[6] && cnt_delay[7] && 
	cnt_delay[9] && start_delaycnt)
	|| (!cnt_delay[0] && cnt_delay[10] && cnt_delay[12] && 
	cnt_delay[13] && cnt_delay[18] && cnt_delay[8] && !cnt_delay[11] && 
	!cnt_delay[14] && !cnt_delay[15] && !cnt_delay[16] && !cnt_delay[17] && 
	cnt_delay[19] && !cnt_delay[1] && !cnt_delay[2] && !cnt_delay[3] && 
	!cnt_delay[4] && !cnt_delay[5] && !cnt_delay[6] && !cnt_delay[7] && 
	!cnt_delay[9] && start_delaycnt));

FTCPE FTCPE_div8_rec_reg0 (div8_rec_reg[0],1'b1,clkbaud8x,!rst,1'b0,recstart);

FTCPE FTCPE_div8_rec_reg1 (div8_rec_reg[1],div8_rec_reg[0],clkbaud8x,!rst,1'b0,recstart);

FTCPE FTCPE_div8_rec_reg2 (div8_rec_reg[2],div8_rec_reg_T[2],clkbaud8x,!rst,1'b0,recstart);
assign div8_rec_reg_T[2] = (div8_rec_reg[0] && div8_rec_reg[1]);

FTCPE FTCPE_div8_tras_reg0 (div8_tras_reg[0],1'b1,clkbaud8x,!rst,1'b0,trasstart);

FTCPE FTCPE_div8_tras_reg1 (div8_tras_reg[1],div8_tras_reg[0],clkbaud8x,!rst,1'b0,trasstart);

FTCPE FTCPE_div8_tras_reg2 (div8_tras_reg[2],div8_tras_reg_T[2],clkbaud8x,!rst,1'b0,trasstart);
assign div8_tras_reg_T[2] = (div8_tras_reg[0] && div8_tras_reg[1]);

FDCPE FDCPE_div_reg0 (div_reg[0],div_reg_D[0],clk,1'b0,1'b0);
assign div_reg_D[0] = (rst && !div_reg[0]);

FDCPE FDCPE_div_reg1 (div_reg[1],div_reg_D[1],clk,1'b0,1'b0);
assign div_reg_D[1] = ((rst && div_reg[0] && !div_reg[1])
	|| (rst && !div_reg[0] && div_reg[1]));

FTCPE FTCPE_div_reg2 (div_reg[2],div_reg_T[2],clk,1'b0,1'b0);
assign div_reg_T[2] = ((rst && !div_reg[0])
	|| (rst && !div_reg[1])
	|| (!rst && !div_reg[2])
	|| (!div_reg[10] && !div_reg[11] && !div_reg[12] && 
	!div_reg[13] && !div_reg[14] && !div_reg[2] && !div_reg[3] && 
	!div_reg[4] && !div_reg[5] && !div_reg[6] && !div_reg[7] && 
	div_reg[8] && !div_reg[9] && !div_reg[15]));

FTCPE FTCPE_div_reg3 (div_reg[3],div_reg_T[3],clk,1'b0,1'b0);
assign div_reg_T[3] = ((!rst && div_reg[3])
	|| (rst && div_reg[0] && div_reg[1] && div_reg[2]));

FTCPE FTCPE_div_reg4 (div_reg[4],div_reg_T[4],clk,1'b0,1'b0);
assign div_reg_T[4] = ((!rst && div_reg[4])
	|| (rst && div_reg[0] && div_reg[1] && div_reg[2] && 
	div_reg[3]));

FTCPE FTCPE_div_reg5 (div_reg[5],div_reg_T[5],clk,1'b0,1'b0);
assign div_reg_T[5] = ((!rst && div_reg[5])
	|| (rst && div_reg[0] && div_reg[1] && div_reg[2] && 
	div_reg[3] && div_reg[4]));

FTCPE FTCPE_div_reg6 (div_reg[6],div_reg_T[6],clk,1'b0,1'b0);
assign div_reg_T[6] = ((!rst && div_reg[6])
	|| (rst && div_reg[0] && div_reg[1] && div_reg[2] && 
	div_reg[3] && div_reg[4] && div_reg[5]));

FTCPE FTCPE_div_reg7 (div_reg[7],div_reg_T[7],clk,1'b0,1'b0);
assign div_reg_T[7] = ((!rst && div_reg[7])
	|| (rst && div_reg[0] && div_reg[1] && div_reg[2] && 
	div_reg[3] && div_reg[4] && div_reg[5] && div_reg[6]));

FTCPE FTCPE_div_reg8 (div_reg[8],div_reg_T[8],clk,1'b0,1'b0);
assign div_reg_T[8] = ((!rst && div_reg[8])
	|| (rst && div_reg[0] && div_reg[1] && div_reg[2] && 
	div_reg[3] && div_reg[4] && div_reg[5] && div_reg[6] && 
	div_reg[7])
	|| (div_reg[0] && !div_reg[10] && !div_reg[11] && 
	!div_reg[12] && !div_reg[13] && !div_reg[14] && div_reg[1] && 
	!div_reg[2] && !div_reg[3] && !div_reg[4] && !div_reg[5] && 
	!div_reg[6] && !div_reg[7] && div_reg[8] && !div_reg[9] && 
	!div_reg[15]));

FTCPE FTCPE_div_reg9 (div_reg[9],div_reg_T[9],clk,1'b0,1'b0);
assign div_reg_T[9] = ((!rst && div_reg[9])
	|| (rst && div_reg[0] && div_reg[1] && div_reg[2] && 
	div_reg[3] && div_reg[4] && div_reg[5] && div_reg[6] && 
	div_reg[7] && div_reg[8]));

FTCPE FTCPE_div_reg10 (div_reg[10],div_reg_T[10],clk,1'b0,1'b0);
assign div_reg_T[10] = ((!rst && div_reg[10])
	|| (rst && div_reg[0] && div_reg[1] && div_reg[2] && 
	div_reg[3] && div_reg[4] && div_reg[5] && div_reg[6] && 
	div_reg[7] && div_reg[8] && div_reg[9]));

FTCPE FTCPE_div_reg11 (div_reg[11],div_reg_T[11],clk,1'b0,1'b0);
assign div_reg_T[11] = ((!rst && div_reg[11])
	|| (rst && div_reg[0] && div_reg[10] && div_reg[1] && 
	div_reg[2] && div_reg[3] && div_reg[4] && div_reg[5] && 
	div_reg[6] && div_reg[7] && div_reg[8] && div_reg[9]));

FTCPE FTCPE_div_reg12 (div_reg[12],div_reg_T[12],clk,1'b0,1'b0);
assign div_reg_T[12] = ((!rst && div_reg[12])
	|| (rst && div_reg[0] && div_reg[10] && div_reg[11] && 
	div_reg[1] && div_reg[2] && div_reg[3] && div_reg[4] && 
	div_reg[5] && div_reg[6] && div_reg[7] && div_reg[8] && 
	div_reg[9]));

FTCPE FTCPE_div_reg13 (div_reg[13],div_reg_T[13],clk,1'b0,1'b0);
assign div_reg_T[13] = ((!rst && div_reg[13])
	|| (rst && div_reg[0] && div_reg[10] && div_reg[11] && 
	div_reg[12] && div_reg[1] && div_reg[2] && div_reg[3] && 
	div_reg[4] && div_reg[5] && div_reg[6] && div_reg[7] && 
	div_reg[8] && div_reg[9]));

FTCPE FTCPE_div_reg14 (div_reg[14],div_reg_T[14],clk,1'b0,1'b0);
assign div_reg_T[14] = ((!rst && div_reg[14])
	|| (rst && div_reg[0] && div_reg[10] && div_reg[11] && 
	div_reg[12] && div_reg[13] && div_reg[1] && div_reg[2] && 
	div_reg[3] && div_reg[4] && div_reg[5] && div_reg[6] && 
	div_reg[7] && div_reg[8] && div_reg[9]));

FTCPE FTCPE_div_reg15 (div_reg[15],div_reg_T[15],clk,1'b0,1'b0);
assign div_reg_T[15] = ((!rst && div_reg[15])
	|| (rst && div_reg[0] && div_reg[10] && div_reg[11] && 
	div_reg[12] && div_reg[13] && div_reg[14] && div_reg[1] && 
	div_reg[2] && div_reg[3] && div_reg[4] && div_reg[5] && 
	div_reg[6] && div_reg[7] && div_reg[8] && div_reg[9]));


assign en[0] = lowbit_OBUF$BUF0.EXP;


assign en[1] = 1'b0;


assign en[2] = 1'b0;


assign en[3] = 1'b0;


assign en[4] = 1'b0;


assign en[5] = 1'b0;


assign en[6] = 1'b0;


assign en[7] = 1'b0;

FDCPE FDCPE_key_entry1 (key_entry1,key_entry1_D,clk,1'b0,1'b0);
assign key_entry1_D = ((rst && !key_entry2 && key_entry1)
	|| (!key_input && rst && !key_entry2 && !cnt_delay[0] && 
	cnt_delay[10] && cnt_delay[12] && cnt_delay[13] && cnt_delay[18] && 
	cnt_delay[8] && !cnt_delay[11] && !cnt_delay[14] && !cnt_delay[15] && 
	!cnt_delay[16] && !cnt_delay[17] && cnt_delay[19] && !cnt_delay[1] && 
	!cnt_delay[2] && !cnt_delay[3] && !cnt_delay[4] && !cnt_delay[5] && 
	!cnt_delay[6] && !cnt_delay[7] && !cnt_delay[9]));

FTCPE FTCPE_key_entry2 (key_entry2,key_entry2_T,clkbaud8x,!rst,1'b0);
assign key_entry2_T = ((!key_entry2 && key_entry1)
	|| (!state_tras[2] && !state_tras[1] && !state_tras[3] && 
	!state_tras[0] && key_entry2 && send_state[1] && send_state[2] && 
	send_state[0]));


assign lowbit = 1'b0;

FTCPE FTCPE_recstart (recstart,recstart_T,clkbaud8x,!rst,1'b0);
assign recstart_T = ((!state_rec[0] && !state_rec[1] && !state_rec[2] && 
	!state_rec[3] && recstart_tmp && !recstart)
	|| (state_rec[0] && !state_rec[1] && !state_rec[2] && 
	state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && recstart && 
	div8_rec_reg[2]));

FTCPE FTCPE_recstart_tmp (recstart_tmp,recstart_tmp_T,clkbaud8x,!rst,1'b0);
assign recstart_tmp_T = ((!state_rec[0] && !state_rec[1] && !state_rec[2] && 
	!state_rec[3] && recstart_tmp)
	|| (!state_rec[0] && !state_rec[1] && !state_rec[2] && 
	!state_rec[3] && !rxd_reg1 && rxd_reg2));

FTCPE FTCPE_rxd_buf0 (rxd_buf[0],rxd_buf_T[0],clkbaud8x,!rst,1'b0);
assign rxd_buf_T[0] = ((EXP17_.EXP)
	|| (!rxd_buf[1] && rxd_buf[0] && state_rec[0] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2])
	|| (!rxd_buf[1] && rxd_buf[0] && state_rec[1] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2])
	|| (!rxd_buf[1] && rxd_buf[0] && state_rec[2] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2]));

FTCPE FTCPE_rxd_buf1 (rxd_buf[1],rxd_buf_T[1],clkbaud8x,!rst,1'b0);
assign rxd_buf_T[1] = ((EXP16_.EXP)
	|| (rxd_buf[1] && !rxd_buf[2] && state_rec[0] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2])
	|| (rxd_buf[1] && !rxd_buf[2] && state_rec[1] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2])
	|| (rxd_buf[1] && !rxd_buf[2] && state_rec[2] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2]));

FTCPE FTCPE_rxd_buf2 (rxd_buf[2],rxd_buf_T[2],clkbaud8x,!rst,1'b0);
assign rxd_buf_T[2] = ((EXP18_.EXP)
	|| (rxd_buf[2] && !rxd_buf[3] && state_rec[0] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2])
	|| (rxd_buf[2] && !rxd_buf[3] && state_rec[1] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2])
	|| (rxd_buf[2] && !rxd_buf[3] && state_rec[2] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2]));

FTCPE FTCPE_rxd_buf3 (rxd_buf[3],rxd_buf_T[3],clkbaud8x,!rst,1'b0);
assign rxd_buf_T[3] = ((lowbit_OBUF$BUF7.EXP)
	|| (!rxd_buf[4] && rxd_buf[3] && state_rec[0] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2])
	|| (!rxd_buf[4] && rxd_buf[3] && state_rec[1] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2])
	|| (!rxd_buf[4] && rxd_buf[3] && state_rec[2] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2]));

FTCPE FTCPE_rxd_buf4 (rxd_buf[4],rxd_buf_T[4],clkbaud8x,!rst,1'b0);
assign rxd_buf_T[4] = ((rxd_buf[5].EXP)
	|| (lowbit_OBUF$BUF6.EXP)
	|| (rxd_buf[4] && !rxd_buf[5] && state_rec[0] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2])
	|| (rxd_buf[4] && !rxd_buf[5] && state_rec[1] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2])
	|| (rxd_buf[4] && !rxd_buf[5] && state_rec[2] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2]));

FTCPE FTCPE_rxd_buf5 (rxd_buf[5],rxd_buf_T[5],clkbaud8x,!rst,1'b0);
assign rxd_buf_T[5] = ((EXP15_.EXP)
	|| (rxd_buf[5] && !rxd_buf[6] && state_rec[0] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2])
	|| (rxd_buf[5] && !rxd_buf[6] && state_rec[1] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2]));

FTCPE FTCPE_rxd_buf6 (rxd_buf[6],rxd_buf_T[6],clkbaud8x,!rst,1'b0);
assign rxd_buf_T[6] = ((EXP14_.EXP)
	|| (rxd_buf[6] && !rxd_buf[7] && state_rec[0] && 
	!state_rec[3] && div8_rec_reg[0] && div8_rec_reg[1] && 
	div8_rec_reg[2])
12345

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -