kt.v

来自「sha加密算法实现」· Verilog 代码 · 共 65 行

V
65 行
字号 
//////////////////////////////////////////////////////////////////////////                                                                    ////  Abstract             : SHA-1 Kt module                            ////                                                                    ////  Module               : kt                                         ////                                                                    ////  Version              : ver 01.00                                  ////                                                                    ////  Modification History :                                            ////  Date        By         Change Description                         ////  ----------------------------------------------------------------- ////  2008/02/26  hwj        Initial                                    ////  YYYY/MM/DD  author     Revision content                           ////                                                                    ////////////////////////////////////////////////////////////////////////////Constant for each round`define   SHA1_K1    32'h5a827999`define   SHA1_K2    32'h6ed9eba1`define   SHA1_K3    32'h8f1bbcdc`define   SHA1_K4    32'hca62c1d6module kt(  clk_i,            rst_n,            round_con,            kt_o);//--------------------------------------------------------------------////                         IO define                                  ////--------------------------------------------------------------------// input             clk_i; 	// global clock inputinput             rst_n; 	// global reset input , active highinput     [7:0]	  round_con;output    [31:0]  kt_o;//--------------------------------------------------------------------// //                   Local Registers and wires                        ////--------------------------------------------------------------------// wire      [7:0] 	round_con;reg       [31:0]	kt_o;parameter               DELAY = 1;        //--------------------------------------------------------------------// //                   KT assignment                                    ////--------------------------------------------------------------------//       always @ (posedge clk_i)begin  if(~rst_n)			kt_o <= #DELAY 'b0;  else   begin    if (round_con < 8'd20)        kt_o <= #DELAY `SHA1_K1;    else      if (round_con < 8'd40)        kt_o <= #DELAY `SHA1_K2;      else        if (round_con < 8'd60)          kt_o <= #DELAY `SHA1_K3;        else          kt_o <= #DELAY `SHA1_K4;    endendendmodule

kt.v - 源码说明

本页面展示了「sha加密算法实现」中的 kt.v 源码文件，采用 Verilog 编程语言编写，共 65 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与SHA加密相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?