crp.v

来自「3des加密算法实现」· Verilog 代码 · 共 37 行

`timescale 1ns/1ns
module  crp(P, R, K_sub);
output	[1:32]	P;
input	[1:32]	R;
input	[1:48]	K_sub;

wire	[1:48] E;
wire	[1:48] X;
wire	[1:48] S;

assign E[1:48] = {	R[32], R[1], R[2], R[3], R[4], R[5], R[4], R[5],
			R[6], R[7], R[8], R[9], R[8], R[9], R[10], R[11],
			R[12], R[13], R[12], R[13], R[14], R[15], R[16],
			R[17], R[16], R[17], R[18], R[19], R[20], R[21],
			R[20], R[21], R[22], R[23], R[24], R[25], R[24],
			R[25], R[26], R[27], R[28], R[29], R[28], R[29],
			R[30], R[31], R[32], R[1]};

assign X = E ^ K_sub;

sbox1 S1( .addr(X[01:06]), .dout(S[01:04]) );
sbox2 S2( .addr(X[07:12]), .dout(S[05:08]) );
sbox3 S3( .addr(X[13:18]), .dout(S[09:12]) );
sbox4 S4( .addr(X[19:24]), .dout(S[13:16]) );
sbox5 S5( .addr(X[25:30]), .dout(S[17:20]) );
sbox6 S6( .addr(X[31:36]), .dout(S[21:24]) );
sbox7 S7( .addr(X[37:42]), .dout(S[25:28]) );
sbox8 S8( .addr(X[43:48]), .dout(S[29:32]) );

assign P[1:32] = {	S[16], S[7], S[20], S[21], S[29], S[12], S[28],
			S[17], S[1], S[15], S[23], S[26], S[5], S[18],
			S[31], S[10], S[2], S[8], S[24], S[14], S[32],
			S[27], S[3], S[9], S[19], S[13], S[30], S[6],
			S[22], S[11], S[4], S[25]};

endmodule