📄 and-2.sim.rpt
字号:
; |and-2|74181:inst1|44 ; |and-2|74181:inst1|44 ; out0 ;
; |and-2|74181:inst1|11 ; |and-2|74181:inst1|11 ; out0 ;
; |and-2|74181:inst1|12 ; |and-2|74181:inst1|12 ; out0 ;
; |and-2|74181:inst1|79 ; |and-2|74181:inst1|79 ; out0 ;
; |and-2|74181:inst1|66 ; |and-2|74181:inst1|66 ; out0 ;
; |and-2|74181:inst1|46 ; |and-2|74181:inst1|46 ; out0 ;
; |and-2|74181:inst1|9 ; |and-2|74181:inst1|9 ; out0 ;
; |and-2|74181:inst1|8 ; |and-2|74181:inst1|8 ; out0 ;
; |and-2|74181:inst1|65 ; |and-2|74181:inst1|65 ; out0 ;
; |and-2|74181:inst1|43 ; |and-2|74181:inst1|43 ; out0 ;
; |and-2|74181:inst1|6 ; |and-2|74181:inst1|6 ; out0 ;
; |and-2|74181:inst1|7 ; |and-2|74181:inst1|7 ; out0 ;
; |and-2|74181:inst1|83 ; |and-2|74181:inst1|83 ; out0 ;
; |and-2|74181:inst1|77 ; |and-2|74181:inst1|77 ; out0 ;
; |and-2|74181:inst1|56 ; |and-2|74181:inst1|56 ; out0 ;
; |and-2|74181:inst1|52 ; |and-2|74181:inst1|52 ; out0 ;
; |and-2|74181:inst1|24 ; |and-2|74181:inst1|24 ; out0 ;
; |and-2|74181:inst1|23 ; |and-2|74181:inst1|23 ; out0 ;
; |and-2|74181:inst1|51 ; |and-2|74181:inst1|51 ; out0 ;
; |and-2|74181:inst1|21 ; |and-2|74181:inst1|21 ; out0 ;
; |and-2|74181:inst1|22 ; |and-2|74181:inst1|22 ; out0 ;
; |and-2|74181:inst1|74 ; |and-2|74181:inst1|74 ; out0 ;
; |and-2|74181:inst1|73 ; |and-2|74181:inst1|73 ; out0 ;
; |and-2|74181:inst1|48 ; |and-2|74181:inst1|48 ; out0 ;
; |and-2|74181:inst1|19 ; |and-2|74181:inst1|19 ; out0 ;
; |and-2|74181:inst1|18 ; |and-2|74181:inst1|18 ; out0 ;
; |and-2|74181:inst1|72 ; |and-2|74181:inst1|72 ; out0 ;
; |and-2|74181:inst1|71 ; |and-2|74181:inst1|71 ; out0 ;
; |and-2|74181:inst1|70 ; |and-2|74181:inst1|70 ; out0 ;
; |and-2|74181:inst1|45 ; |and-2|74181:inst1|45 ; out0 ;
; |and-2|74181:inst1|16 ; |and-2|74181:inst1|16 ; out0 ;
; |and-2|74181:inst1|17 ; |and-2|74181:inst1|17 ; out0 ;
; |and-2|74181:inst1|82 ; |and-2|74181:inst1|82 ; out0 ;
; |and-2|74181:inst1|55 ; |and-2|74181:inst1|55 ; out0 ;
; |and-2|74181:inst1|75 ; |and-2|74181:inst1|75 ; out0 ;
; |and-2|74181:inst1|67 ; |and-2|74181:inst1|67 ; out0 ;
; |and-2|74181:inst1|68 ; |and-2|74181:inst1|68 ; out0 ;
; |and-2|74181:inst1|69 ; |and-2|74181:inst1|69 ; out0 ;
; |and-2|74181:inst1|80 ; |and-2|74181:inst1|80 ; out0 ;
; |and-2|74181:inst1|53 ; |and-2|74181:inst1|53 ; out0 ;
; |and-2|74181:inst1|64 ; |and-2|74181:inst1|64 ; out0 ;
; |and-2|74181:inst1|78 ; |and-2|74181:inst1|78 ; out0 ;
; |and-2|74181:inst1|63 ; |and-2|74181:inst1|63 ; out0 ;
; |and-2|74181:inst1|58 ; |and-2|74181:inst1|58 ; out0 ;
; |and-2|74181:inst1|59 ; |and-2|74181:inst1|59 ; out0 ;
; |and-2|74181:inst1|62 ; |and-2|74181:inst1|62 ; out0 ;
; |and-2|74181:inst1|61 ; |and-2|74181:inst1|61 ; out0 ;
; |and-2|74181:inst|81 ; |and-2|74181:inst|81 ; out0 ;
; |and-2|74181:inst|54 ; |and-2|74181:inst|54 ; out0 ;
; |and-2|74181:inst|47 ; |and-2|74181:inst|47 ; out0 ;
; |and-2|74181:inst|14 ; |and-2|74181:inst|14 ; out0 ;
; |and-2|74181:inst|13 ; |and-2|74181:inst|13 ; out0 ;
; |and-2|74181:inst|44 ; |and-2|74181:inst|44 ; out0 ;
; |and-2|74181:inst|11 ; |and-2|74181:inst|11 ; out0 ;
; |and-2|74181:inst|12 ; |and-2|74181:inst|12 ; out0 ;
; |and-2|74181:inst|79 ; |and-2|74181:inst|79 ; out0 ;
; |and-2|74181:inst|66 ; |and-2|74181:inst|66 ; out0 ;
; |and-2|74181:inst|46 ; |and-2|74181:inst|46 ; out0 ;
; |and-2|74181:inst|9 ; |and-2|74181:inst|9 ; out0 ;
; |and-2|74181:inst|8 ; |and-2|74181:inst|8 ; out0 ;
; |and-2|74181:inst|65 ; |and-2|74181:inst|65 ; out0 ;
; |and-2|74181:inst|43 ; |and-2|74181:inst|43 ; out0 ;
; |and-2|74181:inst|6 ; |and-2|74181:inst|6 ; out0 ;
; |and-2|74181:inst|7 ; |and-2|74181:inst|7 ; out0 ;
; |and-2|74181:inst|83 ; |and-2|74181:inst|83 ; out0 ;
; |and-2|74181:inst|77 ; |and-2|74181:inst|77 ; out0 ;
; |and-2|74181:inst|56 ; |and-2|74181:inst|56 ; out0 ;
; |and-2|74181:inst|52 ; |and-2|74181:inst|52 ; out0 ;
; |and-2|74181:inst|24 ; |and-2|74181:inst|24 ; out0 ;
; |and-2|74181:inst|23 ; |and-2|74181:inst|23 ; out0 ;
; |and-2|74181:inst|51 ; |and-2|74181:inst|51 ; out0 ;
; |and-2|74181:inst|21 ; |and-2|74181:inst|21 ; out0 ;
; |and-2|74181:inst|22 ; |and-2|74181:inst|22 ; out0 ;
; |and-2|74181:inst|74 ; |and-2|74181:inst|74 ; out0 ;
; |and-2|74181:inst|73 ; |and-2|74181:inst|73 ; out0 ;
; |and-2|74181:inst|48 ; |and-2|74181:inst|48 ; out0 ;
; |and-2|74181:inst|19 ; |and-2|74181:inst|19 ; out0 ;
; |and-2|74181:inst|18 ; |and-2|74181:inst|18 ; out0 ;
; |and-2|74181:inst|72 ; |and-2|74181:inst|72 ; out0 ;
; |and-2|74181:inst|71 ; |and-2|74181:inst|71 ; out0 ;
; |and-2|74181:inst|70 ; |and-2|74181:inst|70 ; out0 ;
; |and-2|74181:inst|45 ; |and-2|74181:inst|45 ; out0 ;
; |and-2|74181:inst|16 ; |and-2|74181:inst|16 ; out0 ;
; |and-2|74181:inst|17 ; |and-2|74181:inst|17 ; out0 ;
; |and-2|74181:inst|82 ; |and-2|74181:inst|82 ; out0 ;
; |and-2|74181:inst|55 ; |and-2|74181:inst|55 ; out0 ;
; |and-2|74181:inst|75 ; |and-2|74181:inst|75 ; out0 ;
; |and-2|74181:inst|67 ; |and-2|74181:inst|67 ; out0 ;
; |and-2|74181:inst|68 ; |and-2|74181:inst|68 ; out0 ;
; |and-2|74181:inst|69 ; |and-2|74181:inst|69 ; out0 ;
; |and-2|74181:inst|80 ; |and-2|74181:inst|80 ; out0 ;
; |and-2|74181:inst|53 ; |and-2|74181:inst|53 ; out0 ;
; |and-2|74181:inst|64 ; |and-2|74181:inst|64 ; out0 ;
; |and-2|74181:inst|60 ; |and-2|74181:inst|60 ; out0 ;
; |and-2|74181:inst|78 ; |and-2|74181:inst|78 ; out0 ;
; |and-2|74181:inst|63 ; |and-2|74181:inst|63 ; out0 ;
; |and-2|74181:inst|58 ; |and-2|74181:inst|58 ; out0 ;
; |and-2|74181:inst|59 ; |and-2|74181:inst|59 ; out0 ;
; |and-2|74181:inst|62 ; |and-2|74181:inst|62 ; out0 ;
; |and-2|74181:inst|61 ; |and-2|74181:inst|61 ; out0 ;
+-----------------------+-----------------------+------------------+
The following table displays output ports that do not toggle to 1 during simulation.
+-------------------------------------------------+
; Missing 1-Value Coverage ;
+-----------+------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-----------+------------------+------------------+
The following table displays output ports that do not toggle to 0 during simulation.
+-------------------------------------------------+
; Missing 0-Value Coverage ;
+-----------+------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-----------+------------------+------------------+
+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage ;
+--------+------------+
+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
Info: Version 5.1 Build 176 10/26/2005 SJ Full Version
Info: Processing started: Tue Apr 07 20:03:24 2009
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off and-2 -c and-2
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is 100.00 %
Info: Number of transitions in simulation is 50961
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
Info: Processing ended: Tue Apr 07 20:03:24 2009
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -