l602lcd.vhd

来自「利用actel公司的proasic3系列FPGA A3P030,VHDL编程,实」· VHDL 代码 · 共 11 行

-- l602LCD.vhd


--*************************************************************************************************************************************
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity LCD1602 is
  Port (    CLK : in std_logic;  ----------------------------------状态机时钟信号，同时也是液晶时钟信号，其周期应该满足液晶数据的建立时间
           Reset: in std_logic;  ----------------------------------系统的复位信号