📄 div.pin
字号:
-- Copyright (C) 1991-2007 Altera Corporation
-- Your use of Altera Corporation's design tools, logic functions
-- and other software and tools, and its AMPP partner logic
-- functions, and any output files from any of the foregoing
-- (including device programming or simulation files), and any
-- associated documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, Altera MegaCore Function License
-- Agreement, or other applicable license agreement, including,
-- without limitation, that your use is for the sole purpose of
-- programming logic devices manufactured by Altera and sold by
-- Altera or its authorized distributors. Please refer to the
-- applicable agreement for further details.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (2.5V/3.3V).
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
-- of its bank.
-- Bank 1: 3.3V
-- Bank 2: 3.3V
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
-- It can also be used to report unused dedicated pins. The connection
-- on the board for unused dedicated pins depends on whether this will
-- be used in a future design. One example is device migration. When
-- using device migration, refer to the device pin-tables. If it is a
-- GND pin in the pin table or if it will not be used in a future design
-- for another purpose the it MUST be connected to GND. If it is an unused
-- dedicated pin, then it can be connected to a valid signal on the board
-- (low, high, or toggling) if that signal is required for a different
-- revision of the design.
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
-- This pin should be connected to GND. It may also be connected to a
-- valid signal on the board (low, high, or toggling) if that signal
-- is required for a different revision of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
-- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.
-- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.
---------------------------------------------------------------------------------
Quartus II Version 7.0 Build 33 02/05/2007 SJ Full Version
CHIP "div" ASSIGNED TO AN: EPM240F100C5
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
GND* : A1 : : : : 2 :
GND* : A2 : : : : 2 :
GND* : A3 : : : : 2 :
GND* : A4 : : : : 2 :
GND* : A5 : : : : 2 :
GND* : A6 : : : : 2 :
GND* : A7 : : : : 2 :
GND* : A8 : : : : 2 :
GND* : A9 : : : : 2 :
GND* : A10 : : : : 2 :
GND* : B1 : : : : 1 :
GND* : B2 : : : : 2 :
GND* : B3 : : : : 2 :
GND* : B4 : : : : 2 :
GND* : B5 : : : : 2 :
GND* : B6 : : : : 2 :
GND* : B7 : : : : 2 :
GND* : B8 : : : : 2 :
GND* : B9 : : : : 2 :
GND* : B10 : : : : 2 :
q : C1 : output : 3.3-V LVTTL : : 1 : N
GND* : C2 : : : : 1 :
GND* : C3 : : : : 2 :
GND* : C4 : : : : 2 :
GND* : C5 : : : : 2 :
GND* : C6 : : : : 2 :
GND* : C7 : : : : 2 :
GND* : C8 : : : : 2 :
GND* : C9 : : : : 2 :
GND* : C10 : : : : 2 :
GND* : D1 : : : : 1 :
GND* : D2 : : : : 1 :
GND* : D3 : : : : 1 :
VCCIO2 : D4 : power : : 3.3V : 2 :
GNDIO : D5 : gnd : : : :
VCCIO2 : D6 : power : : 3.3V : 2 :
GNDIO : D7 : gnd : : : :
GND* : D8 : : : : 2 :
GND* : D9 : : : : 2 :
GND* : D10 : : : : 2 :
clk : E1 : input : 3.3-V LVTTL : : 1 : N
GND* : E2 : : : : 1 :
GND* : E3 : : : : 1 :
VCCIO1 : E4 : power : : 3.3V : 1 :
GNDIO : E5 : gnd : : : :
GNDINT : E6 : gnd : : : :
VCCINT : E7 : power : : 3.3V : :
GND* : E8 : : : : 2 :
GND* : E9 : : : : 2 :
GND* : E10 : : : : 2 :
GND* : F1 : : : : 1 :
GND* : F2 : : : : 1 :
GND* : F3 : : : : 1 :
VCCINT : F4 : power : : 3.3V : :
GNDINT : F5 : gnd : : : :
GNDIO : F6 : gnd : : : :
VCCIO2 : F7 : power : : 3.3V : 2 :
GND* : F8 : : : : 2 :
GND* : F9 : : : : 2 :
GND* : F10 : : : : 2 :
GND* : G1 : : : : 1 :
GND* : G2 : : : : 1 :
GND* : G3 : : : : 1 :
VCCIO1 : G4 : power : : 3.3V : 1 :
GNDIO : G5 : gnd : : : :
VCCIO1 : G6 : power : : 3.3V : 1 :
GNDIO : G7 : gnd : : : :
GND* : G8 : : : : 2 :
GND* : G9 : : : : 2 :
GND* : G10 : : : : 2 :
GND* : H1 : : : : 1 :
TDI : H2 : input : : : 1 :
TCK : H3 : input : : : 1 :
GND* : H4 : : : : 1 :
GND* : H5 : : : : 1 :
GND* : H6 : : : : 1 :
GND* : H7 : : : : 1 :
GND* : H8 : : : : 1 :
GND* : H9 : : : : 2 :
GND* : H10 : : : : 2 :
TMS : J1 : input : : : 1 :
TDO : J2 : output : : : 1 :
GND* : J3 : : : : 1 :
GND* : J4 : : : : 1 :
GND* : J5 : : : : 1 :
GND* : J6 : : : : 1 :
GND* : J7 : : : : 1 :
GND* : J8 : : : : 1 :
GND* : J9 : : : : 1 :
GND* : J10 : : : : 2 :
GND* : K1 : : : : 1 :
GND* : K2 : : : : 1 :
GND* : K3 : : : : 1 :
GND* : K4 : : : : 1 :
GND* : K5 : : : : 1 :
GND* : K6 : : : : 1 :
GND* : K7 : : : : 1 :
GND* : K8 : : : : 1 :
GND* : K9 : : : : 1 :
GND* : K10 : : : : 1 :
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -