_primary.vhd

来自「实现FPGA与DSP之间通信的接口,利用DSP的标准EMIF接口」· VHDL 代码 · 共 9 行

library verilog;
use verilog.vl_types.all;
entity glbl is
    generic(
        ROC_WIDTH       : integer := 100000;
        TOC_WIDTH       : integer := 0
    );
end glbl;