manqiesite.fit.rpt

cpld实现的并行数据串行传输收发模块（类曼切斯特码）。最大2M并行码率。

; jo          ; Output   ; --            ;
; code_q      ; Output   ; --            ;
; in_busy     ; Output   ; --            ;
; shift_q     ; Output   ; --            ;
+-------------+----------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                  ;
+---------------------------+-------------+---------+---------------------------+--------+----------------------+------------------+
; Name                      ; Location    ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------+-------------+---------+---------------------------+--------+----------------------+------------------+
; clk_co                    ; PIN_H5      ; 31      ; Clock                     ; yes    ; Global clock         ; GCLK0            ;
; clr_co                    ; PIN_B6      ; 49      ; Async. clear, Sync. clear ; no     ; --                   ; --               ;
; code:inst|clk2            ; LC_X7_Y6_N4 ; 6       ; Clock                     ; no     ; --                   ; --               ;
; code:inst|q~1             ; LC_X5_Y6_N8 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; code:inst|reduce_nor~0    ; LC_X4_Y6_N8 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; deco_t:inst1|clk1~0       ; LC_X8_Y7_N2 ; 7       ; Clock                     ; yes    ; Global clock         ; GCLK2            ;
; deco_t:inst1|clk2~0       ; LC_X4_Y7_N4 ; 7       ; Clock                     ; no     ; --                   ; --               ;
; deco_t:inst1|jo~0         ; LC_X3_Y7_N6 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; deco_t:inst1|reduce_nor~2 ; LC_X5_Y7_N4 ; 8       ; Async. clear, Sync. clear ; no     ; --                   ; --               ;
; decode_en                 ; PIN_C5      ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; in_reg:inst2|clk2         ; LC_X9_Y6_N0 ; 17      ; Clock                     ; yes    ; Global clock         ; GCLK3            ;
; in_reg:inst2|d_code~1     ; LC_X8_Y6_N2 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; in_reg:inst2|en_code      ; LC_X8_Y6_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; in_reg:inst2|process0~0   ; LC_X9_Y6_N9 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; x8_clk                    ; PIN_J5      ; 5       ; Clock                     ; yes    ; Global clock         ; GCLK1            ;
+---------------------------+-------------+---------+---------------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                           ;
+---------------------+-------------+---------+----------------------+------------------+
; Name                ; Location    ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------+-------------+---------+----------------------+------------------+
; clk_co              ; PIN_H5      ; 31      ; Global clock         ; GCLK0            ;
; deco_t:inst1|clk1~0 ; LC_X8_Y7_N2 ; 7       ; Global clock         ; GCLK2            ;
; in_reg:inst2|clk2   ; LC_X9_Y6_N0 ; 17      ; Global clock         ; GCLK3            ;
; x8_clk              ; PIN_J5      ; 5       ; Global clock         ; GCLK1            ;
+---------------------+-------------+---------+----------------------+------------------+


+-----------------------------------------+
; Non-Global High Fan-Out Signals         ;
+-------------------------------+---------+
; Name                          ; Fan-Out ;
+-------------------------------+---------+
; clr_co                        ; 49      ;
; in_reg:inst2|reduce_nor~2     ; 17      ;
; in_reg:inst2|process2~74      ; 15      ;
; in_reg:inst2|en_code          ; 8       ;
; deco_t:inst1|reduce_nor~2     ; 8       ;
; deco_t:inst1|clk_key          ; 8       ;
; in_reg:inst2|count_m40[3]     ; 7       ;
; in_reg:inst2|count_m40[5]     ; 7       ;
; code:inst|clk2                ; 7       ;
; deco_t:inst1|clk2~0           ; 7       ;
; in_reg:inst2|process0~0       ; 6       ;
; code:inst|reduce_nor~0        ; 6       ;
; code:inst|count_m40[1]        ; 5       ;
; code:inst|count_m40[0]        ; 5       ;
; code:inst|count_m40[2]        ; 5       ;
; code:inst|count_m40[5]        ; 5       ;
; in_reg:inst2|i_busy           ; 5       ;
; code:inst|q                   ; 5       ;
; deco_t:inst1|den              ; 5       ;
; decode_en                     ; 4       ;
; in_reg:inst2|count_m40[5]~235 ; 4       ;
; in_reg:inst2|count_m40[4]     ; 4       ;
; in_reg:inst2|count_m40[0]     ; 4       ;
; deco_t:inst1|count_t[0]       ; 4       ;
; code:inst|count_m40[4]        ; 4       ;
; code:inst|count_m40[3]        ; 4       ;
; deco_t:inst1|count_t[1]       ; 4       ;
; deco_t:inst1|count_m17[4]     ; 4       ;
; deco_t:inst1|count_m17[0]     ; 4       ;
; deco_t:inst1|count_t[2]       ; 4       ;
; in_reg:inst2|process2~72      ; 3       ;
; in_reg:inst2|count_m40[2]     ; 3       ;
; in_reg:inst2|count_m40[1]     ; 3       ;
; deco_t:inst1|count_m17[3]     ; 3       ;
; deco_t:inst1|count_m17[2]     ; 3       ;
; deco_t:inst1|count_m17[1]     ; 3       ;
; in_reg:inst2|process2~73      ; 2       ;
; in_reg:inst2|en_code~179      ; 2       ;
; in_reg:inst2|count_m40[3]~228 ; 2       ;
; deco_t:inst1|process1~1       ; 2       ;
; code:inst|LessThan~406        ; 2       ;
; code:inst|LessThan~405        ; 2       ;
; code:inst|reduce_nor~26       ; 2       ;
; code:inst|count_m40[3]~213    ; 2       ;
; code:inst|jo                  ; 2       ;
; deco_t:inst1|chk_r[0]         ; 2       ;
; deco_t:inst1|chk_r[1]         ; 2       ;
; deco_t:inst1|chk_r[2]         ; 2       ;
; deco_t:inst1|process4~98      ; 2       ;
; in_reg:inst2|d_code           ; 2       ;
+-------------------------------+---------+


+--------------------------------------------------+
; Interconnect Usage Summary                       ;
+----------------------------+---------------------+
; Interconnect Resource Type ; Usage               ;
+----------------------------+---------------------+
; C4s                        ; 43 / 1,624 ( 2 % )  ;
; Direct links               ; 34 / 1,930 ( 1 % )  ;
; Global clocks              ; 4 / 4 ( 100 % )     ;
; LAB clocks                 ; 14 / 56 ( 25 % )    ;
; LUT chains                 ; 9 / 513 ( 1 % )     ;
; Local interconnects        ; 110 / 1,930 ( 5 % ) ;
; R4s                        ; 38 / 1,472 ( 2 % )  ;
+----------------------------+---------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.77) ; Number of LABs  (Total = 13) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 1                            ;
; 2                                          ; 0                            ;
; 3                                          ; 1                            ;
; 4                                          ; 1                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 0                            ;
; 8                                          ; 3                            ;
; 9                                          ; 1                            ;
; 10                                         ; 6                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals