ads7846.tan.rpt

四线电阻式触摸屏

; Cut paths between unrelated clock domains                      ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                         ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                 ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                               ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                          ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                        ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                               ; Off                ;      ;    ;             ;
; Enable Clock Latency                                           ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node          ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                          ; 10                 ;      ;    ;             ;
; Number of paths to report                                      ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                   ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                         ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                     ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                   ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis ; Off                ;      ;    ;             ;
+----------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+--------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                      ; To                             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+--------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 57.02 MHz ( period = 17.538 ns )                    ; ADS7846a:inst|cnt2[5]     ; ADS7846a:inst|wait_flag        ; clk        ; clk      ; None                        ; None                      ; 4.453 ns                ;
; N/A                                     ; 63.10 MHz ( period = 15.848 ns )                    ; ADS7846a:inst|cnt2[2]     ; ADS7846a:inst|wait_flag        ; clk        ; clk      ; None                        ; None                      ; 3.608 ns                ;
; N/A                                     ; 64.53 MHz ( period = 15.496 ns )                    ; ADS7846a:inst|cnt2[3]     ; ADS7846a:inst|wait_flag        ; clk        ; clk      ; None                        ; None                      ; 3.432 ns                ;
; N/A                                     ; 64.62 MHz ( period = 15.476 ns )                    ; ADS7846a:inst|cnt2[7]     ; ADS7846a:inst|wait_flag        ; clk        ; clk      ; None                        ; None                      ; 3.422 ns                ;
; N/A                                     ; 65.31 MHz ( period = 15.312 ns )                    ; ADS7846a:inst|cnt2[8]     ; ADS7846a:inst|wait_flag        ; clk        ; clk      ; None                        ; None                      ; 3.340 ns                ;
; N/A                                     ; 65.45 MHz ( period = 15.278 ns )                    ; ADS7846a:inst|cnt2[6]     ; ADS7846a:inst|wait_flag        ; clk        ; clk      ; None                        ; None                      ; 3.323 ns                ;
; N/A                                     ; 69.30 MHz ( period = 14.430 ns )                    ; ADS7846a:inst|cnt2[0]     ; ADS7846a:inst|wait_flag        ; clk        ; clk      ; None                        ; None                      ; 2.899 ns                ;
; N/A                                     ; 74.62 MHz ( period = 13.402 ns )                    ; ADS7846a:inst|cnt2[1]     ; ADS7846a:inst|wait_flag        ; clk        ; clk      ; None                        ; None                      ; 2.385 ns                ;
; N/A                                     ; 77.51 MHz ( period = 12.902 ns )                    ; ADS7846a:inst|wait_flag   ; ADS7846a:inst|state.wait_300ms ; clk        ; clk      ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 79.05 MHz ( period = 12.650 ns )                    ; ADS7846a:inst|wait_flag   ; ADS7846a:inst|state.reset      ; clk        ; clk      ; None                        ; None                      ; 2.813 ns                ;
; N/A                                     ; 81.30 MHz ( period = 12.300 ns )                    ; ADS7846a:inst|cnt2[4]     ; ADS7846a:inst|wait_flag        ; clk        ; clk      ; None                        ; None                      ; 1.834 ns                ;
; N/A                                     ; 86.27 MHz ( period = 11.592 ns )                    ; ADS7846a:inst|wait_flag   ; ADS7846a:inst|cs               ; clk        ; clk      ; None                        ; None                      ; 2.284 ns                ;
; N/A                                     ; 100.03 MHz ( period = 9.997 ns )                    ; fenpin:inst1|cnt2[3]      ; fenpin:inst1|cnt2[9]           ; clk        ; clk      ; None                        ; None                      ; 9.288 ns                ;
; N/A                                     ; 100.05 MHz ( period = 9.995 ns )                    ; fenpin:inst1|cnt2[3]      ; fenpin:inst1|clk1khz           ; clk        ; clk      ; None                        ; None                      ; 9.286 ns                ;
; N/A                                     ; 100.09 MHz ( period = 9.991 ns )                    ; fenpin:inst1|cnt2[3]      ; fenpin:inst1|cnt2[3]           ; clk        ; clk      ; None                        ; None                      ; 9.282 ns                ;
; N/A                                     ; 100.44 MHz ( period = 9.956 ns )                    ; fenpin:inst1|cnt2[3]      ; fenpin:inst1|cnt2[7]           ; clk        ; clk      ; None                        ; None                      ; 9.247 ns                ;
; N/A                                     ; 101.00 MHz ( period = 9.901 ns )                    ; fenpin:inst1|cnt2[3]      ; fenpin:inst1|cnt2[8]           ; clk        ; clk      ; None                        ; None                      ; 9.192 ns                ;
; N/A                                     ; 101.10 MHz ( period = 9.891 ns )                    ; fenpin:inst1|cnt2[4]      ; fenpin:inst1|cnt2[9]           ; clk        ; clk      ; None                        ; None                      ; 9.182 ns                ;
; N/A                                     ; 101.12 MHz ( period = 9.889 ns )                    ; fenpin:inst1|cnt2[4]      ; fenpin:inst1|clk1khz           ; clk        ; clk      ; None                        ; None                      ; 9.180 ns                ;
; N/A                                     ; 101.16 MHz ( period = 9.885 ns )                    ; fenpin:inst1|cnt2[4]      ; fenpin:inst1|cnt2[3]           ; clk        ; clk      ; None                        ; None                      ; 9.176 ns                ;
; N/A                                     ; 101.52 MHz ( period = 9.850 ns )                    ; fenpin:inst1|cnt2[4]      ; fenpin:inst1|cnt2[7]           ; clk        ; clk      ; None                        ; None                      ; 9.141 ns                ;
; N/A                                     ; 102.09 MHz ( period = 9.795 ns )                    ; fenpin:inst1|cnt2[3]      ; fenpin:inst1|cnt2[10]          ; clk        ; clk      ; None                        ; None                      ; 9.086 ns                ;
; N/A                                     ; 102.09 MHz ( period = 9.795 ns )                    ; fenpin:inst1|cnt2[4]      ; fenpin:inst1|cnt2[8]           ; clk        ; clk      ; None                        ; None                      ; 9.086 ns                ;
; N/A                                     ; 102.10 MHz ( period = 9.794 ns )                    ; fenpin:inst1|cnt2[3]      ; fenpin:inst1|cnt2[4]           ; clk        ; clk      ; None                        ; None                      ; 9.085 ns                ;
; N/A                                     ; 103.21 MHz ( period = 9.689 ns )                    ; fenpin:inst1|cnt2[4]      ; fenpin:inst1|cnt2[10]          ; clk        ; clk      ; None                        ; None                      ; 8.980 ns                ;
; N/A                                     ; 103.22 MHz ( period = 9.688 ns )                    ; fenpin:inst1|cnt2[4]      ; fenpin:inst1|cnt2[4]           ; clk        ; clk      ; None                        ; None                      ; 8.979 ns                ;
; N/A                                     ; 103.65 MHz ( period = 9.648 ns )                    ; fenpin:inst1|cnt2[3]      ; fenpin:inst1|cnt2[6]           ; clk        ; clk      ; None                        ; None                      ; 8.939 ns                ;
; N/A                                     ; 104.80 MHz ( period = 9.542 ns )                    ; fenpin:inst1|cnt2[4]      ; fenpin:inst1|cnt2[6]           ; clk        ; clk      ; None                        ; None                      ; 8.833 ns                ;